Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation 第五章数字集成电路基本模块 52加法器
1 第五章 数字集成电路基本模块 5.2 加法器 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation 计算机组成 MEMORY CONTROL DATAPATH 数据通路(运算器) 加法器、移位器、乘法器等组成,加法器是运算器 的核心电路
2 计算机组成 MEMORY DATAPATH CONTROL INPUT-OUTPUT 数据通路(运算器) - 加法器、移位器、乘法器等组成,加法器是运算器 的核心电路 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly 加法器 ■二进制加法 ■加法器结构设计 ■加法器电路设计
3 加法器 二进制加法 加法器结构设计 加法器电路设计 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation 二进制加法 两个n位二进 a B 制数据与进位 cIn Full adder Cout 输入信号进行 法运算,产 Sum 生1个n位的 法和与一个进 S=A⊕B⊕C 位输出信号 ABC:+ abC:+ abc.+aBc C =AB+BC+AC
4 二进制加法 S A B Ci = A= BCi ABCi ABCi ABCi + + + Co AB BCi ACi + += A B Cout Sum Cin Full adder 两个n位二进 制数据与进位 输入信号进行 加法运算,产 生1个n位的加 法和与一个进 位输出信号 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation 全加器;1位加法器 S=ABC+ABC +abc+abc AB+ABC+(AB+ABk AB+AB)+C-AB+AB+C 0000 =(AB+ABc+AB+ AB).c C0101010 =AB+AB+C-C+AB+ AB-AB+AB+C) B00110011 501101001 000010111 AB+AB+C+C+AB+AB+ AB+AB+C CO=ABC+aBC +aBC+ Abc AB+AC+ BC=AB(A+ B)+(A+ B)C (A+B)·(AB+AB+C) =AB+AB+Ab+C
5 全加器: 1位加法器 CAABAABCCAAB CBAABBABACCBAAB CBABACBAAB CBAABCBABA CBAABCBABA ABCBACBACBAS ++++++++ ++++++ +++ ++++ +++ +++ B B B C CAABA CBAABBA CBABAABBCACAB ABCCABCBABCACO +++ +++ +++++ +++ B B ) ()( )()( A B C S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft 位全加器实办案 确定电路结构 A Bi 经过变换使串联笞子的数目减少,2个 AOl门刚好形成镜像对称的电路形式
6 经过变换使串联管子的数目减少 ,2个 AOI门刚好形成镜像对称的电路形式 一位全加器实现方案 确定电路结构 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software 全加器版图设计 3+S 1.减小面积:把所有MOS管都取相同的W∥L,尽可能小尺寸。 2.简化版图设计:所有多晶硅栅都是简单的直条矩形,并按同一 方向排列。 3.便于做阱区:所有PMOS管集中在上半部,所有NMOS管集中 在下半 A B c 总面积1134pm 画M GND cO
7 1.减小面积:把所有MOS管都取相同的W/L,尽可能小尺寸。 2.简化版图设计:所有多晶硅栅都是简单的直条矩形,并按同一 方向排列。 3.便于做阱区:所有PMOS管集中在上半部,所有NMOS管集中 在下半部。 总面积1134 2 μm 全加器版图设计 CO S Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software evaluation only 全加器版图优化 C HL HEHEHC Ito ■1.考虑到空穴迁移率比电子迁移 率低,PMOS宽度加大。 2.关键路径上的延迟:产生CO 的AO门中所有MOS管的尺寸要 囹 大一些 :■3.电容的影响:在产生S的AO门 中为避免3个串联MOS管中间结 点电容的影响,把晚来的信号C 接到最靠近输出结点的MOS管。 与来优化前相比,面积增加了 GND 17%,延迟减少了50%
8 1.考虑到空穴迁移率比电子迁移 率低, PMOS宽度加大。 2.关键路径上的延迟:产生CO 的AOI门中所有MOS管的尺寸要 大一些。 3.电容的影响:在产生S的AOI门 中为避免3个串联MOS管中间结 点电容的影响,把晚来的信号C 接到最靠近输出结点的MOS管。 与未优化前相比,面积增加了 17%,延迟减少了50%。 全加器版图优化 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.col 用传輸门实现全加器 HC HCHCHC 只有20个 MOSFET构成! AoB F, S=(A④B)C+(A⊕B)CB s CO=(AO BC+(AOB)A Mi M A M M AB+AB A0B
9 S A B C A B C + ( ) ( ) CO A B C A B A + ( ) ( ) 只有20个MOSFET构成! 用传输门实现全加器 VDD A B Y AB AB + A B A B Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation Full-Adder C A B Ci S status 0 0 0 0 delete a B 0 0 delete 0 0 0 propagate Cin Full adder Cout 0 propagate 0 0 0 Sum 0 ropagate 0 0 generate generate
10 Full-Adder A B Cout Sum Cin Full adder Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only