Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly 第七章Mos存储器 72Mos存储器单元
1 第七章 MOS存储器 7.2 MOS存储器单元 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly MOS存储器单元 DRAM单元 SRAM单元 ROM单元
2 MOS存储器单元 DRAM单元 SRAM单元 ROM单元 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
nerated by Foxit PDF Creator@ Foxit Software I//www.foxitsoftware.comForevaluationonly DRAM单元结构和工作原理 反型层 存储电容Cs=A(Cax+C) 反型层 反型层 单元存“0″ 单元存”1″
3 DRAM单元结构和工作原理 存储电容Cs=A(Cox+Cj ) 单元存“0” 单元存”1” Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly DRAM单元工作过程 Write 1 Read 1 WL M,X ⅩGND VDDEVI DD Vop/2 sensing DD/2 BL
4 DRAM单元工作过程 M1 CS WL BL CBL VDD 2 VT WL X sensing BL GND Write 1 Read 1 VDD VDD /2 VDD /2 X Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator r @Foxit Software http://www.foxitsoftware.comForevaluationonly Write 1 信息的写入 X GND Vopev 预备动作:位线高电平 过程:字线高电干—→门管导通—→位线向存储 电容充电 结果:存储节点的高电平:Ts1=DD-TN 写“0 预备动作:位线低电干 过程:字线高电平·门管导通一·位线对存储 电容放电 结果:存储节点的低电干:Ts0=0
信息的写入 Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly Read 1 X GND 信息的读取 sensIn o预备动作:位线预充电 ;+V sO 2 o过程:字线高电平-〉门管导通-〉 存储电容和位线电容发生电荷分享 BI WL Cn+voc VC +vc C+C
6 信息的读取 1 0 2 S S R V V V R B SO S BO R B S V C V C V V C C 1 1 R B S S B R B S V C V C V V C C 预备动作：位线预充电 过程：字线高电平-〉门管导通-〉 存储电容和位线电容发生电荷分享 X Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevalu 电荷传输效率 VC +vo,C Cn +c B ■为了反映DRAM单元读出特性,引入单元电 荷传输效率的参数T △ BI △sVs-so1+C2/C 由于位线电容比存储电容大很多,因此 电荷传输效率远小于 DRAM读操作存在2个问题:读出后单元信号被破坏 读出信号微弱 解决办法:设置灵敏再生放大器(S/R)
7 为了反映DRAM单元读出特性，引入单元电 荷传输效率的参数T 电荷传输效率 1 0 1 0 1 1 B B B S S S B S V VV T V V V C C 由于位线电容比存储电容大很多，因此 电荷传输效率远小于1 DRAM读操作存在2个问题: 读出后单元信号被破坏, 读出信号微弱 解决办法: 设置灵敏再生放大器(S/R) R B SO S BO R B S V C V C V V C C 1 1 R B S S B R B S V C V C V V C C Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation BIBO DRAM单元结构 1+C/C 金属字线 电容极 N-SI 性能优值:增加存 像(反型层 储单元电容值 p 面积优值:减小单 电容极板 元占用面积 利用立体结构在不 增加平面面积情况 下,增加存储电容 利用高K材料增加存 Metal word line 储电容 Field Oxide Poly te bl
8 DRAM单元结构 性能优值：增加存 储单元电容值 面积优值：减小单 元占用面积 利用立体结构在不 增加平面面积情况 下，增加存储电容 利用高K材料增加存 储电容 1 0 1 0 1 1 B BB S S S B S V V V T V V V C C Metal word line Poly SiO2 Field Oxide n+ n+ Inversion layer induced by plate bias Poly Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Soft ttp//www.foxitsoftware.comForevaluation WI DRAM单元结构:沟槽电容。 WL BL Cell Plate si p Capacitor Insulator Refilling Poly p-si Storage Node Poly Si Substrate 2nd Field Oxide ■垂直方向,向下拓 展空间 Trench cell
9 DRAM单元结构：沟槽电容 垂直方向，向下拓 展空间 Cell Plate Si Capacitor Insulator Storage Node Poly 2nd Field Oxide Refilling Poly Si Substrate Trench Cell X Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only
Generated by Foxit PDF Creator Foxit Software ttp//www.foxitsoftware.comForevaluationonly WI DRAM单元结构:叠置电容 电容极板 存储结点 Insulating Layer Cell plate Capacitor dielectric lay n BL Transfer gate Isolation p-si Storage electrode ■垂直方向:向上拓 展空间 Stacked-capacitor Cell
10 DRAM单元结构：叠置电容 垂直方向：向上拓 展空间 Stacked-capacitor Cell Cell plate Capacitor dielectric layer Word line Insulating Layer IsolationTransfer gate Storage electrode 点 X Generated by Foxit PDF Creator © Foxit Software http://www.foxitsoftware.com For evaluation only