北京大学信息学院考谜试卷 考试科目:数字集成电路原理,考试时间_ 姓名: 学号: 四五六|七|八|九|十总分 题号分数阅卷人 装订线内 考场纪律 1.请持学生证入场考试,并按指定座位就座;除必要的文具和教师指定的 用具用书外,其他所有物品包括手机、呼机、MP3、电子词典、书籍、笔 记、纸张等严禁带入座位,必须放在指定位置。凡有试题印制问题请向 监考教师提出,不得向其他考生询问 2.认真、诚实、独立并在规定时间内完成答卷,严禁任何形式的违纪作弊 行为:否则,本答卷成绩以0分记,并根据《北京大学本科考试工作与 学术规范条例》给予纪律处分。 3.提前交卷的考生不要在考场逗留,不要在门口、窗外大声喧哗。考试结 束时间到,请停止答卷,在座位等候监考教师收卷并清点完毕,方可离 不要答题 开考场;考题和试卷不得带出考场。 以下为答题纸,共6页 、填空 1、(4分)oMoS逻辑电路中N0S管是(增强)型,PMS管是(增强 NM0S管的体端接(地),PMOS管的体端接(VD)
装订线内不要答题 北京大学信息学院考试试卷 考试科目： 数字集成电路原理 考试时间 姓名： 学号： 题 号 一 二 三 四 五 六 七 八 九 十 总分 分 数 阅 卷 人 考 场 纪 律 1． 请持学生证入场考试，并按指定座位就座；除必要的文具和教师指定的 用具用书外，其他所有物品包括手机、呼机、MP3、电子词典、书籍、笔 记、纸张等严禁带入座位，必须放在指定位置。凡有试题印制问题请向 监考教师提出，不得向其他考生询问。 2． 认真、诚实、独立并在规定时间内完成答卷，严禁任何形式的违纪作弊 行为；否则，本答卷成绩以 0 分记，并根据《北京大学本科考试工作与 学术规范条例》给予纪律处分。 3． 提前交卷的考生不要在考场逗留，不要在门口、窗外大声喧哗。考试结 束时间到，请停止答卷，在座位等候监考教师收卷并清点完毕，方可离 开考场；考题和试卷不得带出考场。 以下为答题纸，共 6 页 一、填空 1、（4 分）CMOS 逻辑电路中 NMOS 管是（ 增强 ）型，PMOS 管是（增强） 型； NMOS 管的体端接（ 地 ），PMOS 管的体端接（ VDD ）。 1
2、(8分)CM0S逻辑电路的功耗由3部分组成,分别是(动态功耗 (开关过程中的短路功耗)和(静态功耗 ):增大器件的阈值 电压有利于减小(短路功耗和静态)功耗 3、(6分)饱和负载№MoS反相器的3个主要缺点是:(输出高电平有阈值损 失),(输出低电平不是0,与比例因子Kxr相关), (输出低电平时有静态功耗) 4、(3分)三态输出电路的3种输出状态是 高电平 低电平 )和 (12分)画出实现Y=(A+B+C)D+ABC的静态CMOS电路,如果所有MOs 管的导电因子都是F,分析几个输入同步变化的等效反相器的导电因子(KNem 和Kpem),在什么输入状态下电路有最小的低电平噪声容限。 Kneff=1/(1/3k+1/k)+k/3 3k/4+k/3=(13/12)K Kpeff=1/(1/3k+1/k)+k/3= (13/12)K 当D=1,A、B、C同步变化时 上拉通路3个串联的PMOS管起作 用,下拉支路所有NMOS都起作用 Kneff最大, Kpeff最小,传输 特性曲线在最左边
2、（8 分）CMOS 逻辑电路的功耗由 3 部分组成，分别是（ 动态功耗 ）、 （开关过程中的短路功耗）和（ 静态功耗 ）；增大器件的阈值 电压有利于减小（ 短路功耗和静态 ）功耗。 3、（6 分）饱和负载 NMOS 反相器的 3 个主要缺点是：（ 输出高电平有阈值损 失 ）,( 输出低电平不是 0，与比例因子 Kr 相关 ), ( 输出低电平时有静态功耗 ) 。 4、（3 分）三态输出电路的 3 种输出状态是：（ 高电平 ）， （ 低电平 ）和（ 高阻态 ）。 二、（12 分）画出实现 )( +++= ABCDCBAY 的静态 CMOS 电路，如果所有 MOS 管的导电因子都是K,分析几个输入同步变化的等效反相器的导电因子（KNeff 和KPeff），在什么输入状态下电路有最小的低电平噪声容限。 Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K; Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K; 当 D = 1 ，A、B、C 同步变化时， 上拉通路 3 个串联的 PMOS 管起作 用，下拉支路所有 NMOS 都起作用， Kneff 最大 ， Kpeff 最小，传输 特性曲线在最左边。 2
、(12分)分析下面2个电路的逻辑功能,若所有输入高电平都 是5V、输入低电平都是0V,电源电压是5V,所有MOS管的阈 值电压绝对值都是0.8V,分析2个电路的输出高、低电平和 主要优缺点。 装 订线内 (1) A=B=0时,Voh=5 电路1)Y=AB+AB,ol=0, 1A=B=时,voh=42 电路2)Y=AB+AB+AB=A+B,低电平0V,高电平42V 电路1)结构简单,节省面积,逻辑电平与输入状态相关,驱动能力差,噪 不要答题 声容限小 电路2)结构规整,逻辑灵活,改变输入信号可以实现对AB的多种操作, 输出高电平有阈值损失,驱动能力差,噪声容限小。 四、(10分)写出下图电路的逻辑表达式,推导输出高、低电平 已知,VDD=5V,VnN=-Vm=lV
三、（12 分）分析下面 2 个电路的逻辑功能，若所有输入高电平都 是 5V、输入低电平都是 0V，电源电压是 5V，所有 MOS 管的阈 值电压绝对值都是 0.8V，分析 2 个电路的输出高、低电平和 主要优缺点。 （1） （2） 电路 1） ⎩ ⎨ ⎧ == = == = =+= BA V BA V VolBAABY 2.4Voh1 5Voh0 ,0, 时， 时， ， 电路 2） = ABY + AB + AB = A + B ，低电平 0V，高电平 4.2V 电路 1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪 声容限小。 电路 2）结构规整，逻辑灵活，改变输入信号可以实现对 AB 的多种操作， 输出高电平有阈值损失，驱动能力差，噪声容限小。 装订线内不要答题 四、 （10 分）写出下图电路的逻辑表达式，推导输出高、低电平， 已知,VDD=5V, VTN= -VTP=1V。 3
解:这是类PMS电路,Y=A+B。输出高电平的时候有直流通路, 高电平决定于Kr和K。输出高电平时,PMOS在线性区,NMOS在饱和区 KPeff[(0-VDD-V)(0-Vout-VTP)]=K(VDo-VIs) 代值,化简得:Jm=mn=√6-32K,+|i 若要求Vm足够大,则要求16)32K,即K<<1/2。输出低电平Va=0 五、(10分)画出ECL电路的电流开关部分的电路图,简单说明为什么2个集电 极电阻取不同值 Vu +v 因为VB=-2 当Vin是低电平vil时,T1截止,T2导通,有电 流流过Rc2,使Vc2=Vce-Ie2Rc2,vcl=Vcc。当Vin是高电平时, T1导通,T2截止Vcl=Vcc- Nlrcl,vc2=Vcc,由于Vbb和Vih不 同,T1导通和T2导通时电流不同,为了使输出低电平相同,应使Vcc eal=vee-1e22,因此R=2两个集电极电阻不
解：这是类PMOS电路，Y = A + B 。输出高电平的时候有直流通路， 高电平决定于KPeff和KN。输出高电平时，PMOS在线性区，NMOS在饱和区。 KPeff[(0-VDD-VTP) 2 -(0-Vout-VTP) 2 ]=KN(VDD-VTN) 2 代值，化简得： out VV OH +−== VK TPr ||3216 若要求VOH足够大，则要求 16>>32Kr，即Kr<<1/2。输出低电平VOL=0。 五、（10 分）画出 ECL 电路的电流开关部分的电路图，简单说明为什么 2 个集电 极电阻取不同值。 因为 2 ILIH BB VV V + = ，当 Vin 是低电平 Vil 时，T1 截止，T2 导通，有电 流流过 Rc2，使 Vc2 = Vcc – Ie2Rc2，Vc1 = Vcc。 当 Vin 是高电平时， T1 导通，T2 截止 Vc1 = Vcc – Ie1Rc1，Vc2 = Vcc，由于 Vbb 和 Vih 不 同，T1 导通和 T2 导通时电流不同，为了使输出低电平相同，应使 Vcc – Ie1Rc1 = Vcc – Ie2Rc2，因此 1 2 2 1 E E c c I I R R = 两个集电极电阻不同。 4
六、(20分)如图电路实现什么功能:如果所有M0S管取相同尺寸,W= μm,L=0.8μm,Cox=2×10F/cm2,电源电压是5V,所有MOS管阈值电 压的绝对值都是0.8V,un=2up=600cm2/Vs,每个MS管的源或漏pn结 的平均结电容近似是栅电容的0.4倍,(1)根据给定的输入波形,画出 V1和Vout波形,标出转变点的电平值,不考虑延迟时间:(2)计算时钟 装订线内 频率的上限(t/r1=1/r1=1.8) 005pF 不要答题 解 Vout =A(B+C) (1)因为Φ=0时,当A,B是高电平时,C1和C2都充电到高电平。当中=1时,C 为高电平使C2放电到0。而因为A是低电平,V保持预充的高电平5V。当 A变高,C变低后,引起电荷分享,使V下降,V由下面两种情况中高的 电平决定:
装订线内不要答题 六、（20 分）如图电路实现什么功能；如果所有MOS管取相同尺寸，W=4 μm，L=0.8μm，Cox=2×10-7F/cm2 ，电源电压是 5V，所有MOS管阈值电 压的绝对值都是 0.8V，μn=2μp=600cm2 /Vs，每个MOS管的源或漏pn结 的平均结电容近似是栅电容的 0.4 倍，（1）根据给定的输入波形，画出 V1 和Vout波形，标出转变点的电平值，不考虑延迟时间；（2）计算时钟 频率的上限（ rr ff t t / /1 τ = = τ .8）。 解： Vout=A(B+C) (1) 因为Φ=0 时，当A，B是高电平时，C1和C2都充电到高电平。当Φ=1 时，C 为高电平使C2放电到 0。而因为A是低电平，V1保持预充的高电平 5V。当 A变高，C变低后，引起电荷分享，使V1下降，V1由下面两种情况中高的 电平决定： )( 2 1 1 DD DD VV TN C C VV −−= ……………① 5
由①得:V1=3.2 由②得:V1=3.5V 所以电荷分享后V的高电平下降为3.5V。该电平送入CMOS反相器,使M饱和 导通,Mm线性导通 AKe[(VI-Vnx)-(VI-Vout-Vnx)]=Kr(VI-VDo-VTP 忽略V2项,代值得:Vm=0.045V In=1.8r,=1. 8 C K Neff DD C,+2C 代值得:t2=1.32×100s,fm=2.5GHz Vout 七、(15分)如图是什么功能电路,如果要求输出在时钟上升边变化,标出 每个传输门的时钟信号ck:根据给出的输入波形画出输出波形(假定 初始时输出是低电平);利用这个电路实现T触发器功能(T=1输出翻 转,T=0输出保持),如何增加控制电路,画出实现的逻辑图
1 2 1 1 C C V V DD + = ………………………………② 由①得：V1=3.2V 由②得：V1=3.5V 所以电荷分享后V1的高电平下降为 3.5V。该电平送入CMOS反相器，使MP2饱和 导通，MN1线性导通。 有KN2[(V1-VTN) 2 -(V1-Vout-VTN) 2 ]=KP2(V1-VDD-VTP) 2 忽略Vout 2 项，代值得：Vout=0.045V (2) )(2 1 21 max rf tt f + = DDNeff f f VK C t 1 1 1 τ == 8.18.1 DDP L D r r VK CC t 2 2 2 8.18.1 + τ == 代值得：tr2=1.32×10-10s，fmax=2.5GHz 七、（15 分）如图是什么功能电路，如果要求输出在时钟上升边变化，标出 每个传输门的时钟信号 ck；根据给出的输入波形画出输出波形（假定 初始时输出是低电平）；利用这个电路实现 T 触发器功能（T=1 输出翻 转，T=0 输出保持），如何增加控制电路，画出实现的逻辑图。 6
Vin tstsetup 输出波形 t<tset Vin Vout 加入控制电路如下得到T触发器 Q=V。 实现逻铜:m=Tam+m
解： 输出波形 加入控制电路如下得到 T 触发器 实现逻辑： out out out out out VTTVV VQ QTQTV += = += 7