北京大学信息科学技术学院 《集成电路设计实习》实验报告 第12页 课程名称:集成电路设计实习 成绩 课程号:04831060 综合实验报告 姓名 学号:×××xX 班级:×× 院系:××X 合作者姓名(学号):(xx) 完成日期 :××××/××/×
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 1/2 页 课程名称：集成电路设计实习 课程号：04831060 综合实验报告 姓名：××××× 学号：××××× 班级：××××× 院系：××××× 合作者姓名(学号)：××(××) 完成日期：××××/××/×× 成绩：
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第2页 、实验名称 两级运算放大器 二、实验目的 1、掌握模拟CMOS集成电路的设计方法,包括原理图的输入、电路分析、参数 优化等操作 2、完成两级运算放大器的版图设计,注意版图的对称性和隔离的设计,完成版 图的DRC和LVS检查,并完成放大器电路的后仿真; 3、设计 Padframe,并完成互连(选做)。 三、实验要求 1、设计一个差分输入,单端输出的两级运算放大器 2、运算放大器满足以下性能要求:(1)能够驱动负载,要求负载电容CL=15pF, 负载电阻RL=100k9;(2)使用电源端ⅤDDA=5V;(3)增益带宽积GBW>40MHz (4)增益Awω∞>80dB;(5)相位裕度PM>65;(6)输入摆幅大于3V,输出摆幅 尽量大 3、可以自由选择电路结构,推荐第一级使用折叠式共源共栅,第二级采用共源 输出级,补偿方式采用Mler电容+消零点电阻补偿 4、要求设计出的电路功耗、面积合理,版图美观
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 2 页 一、实验名称 两级运算放大器 二、实验目的 1、掌握模拟 CMOS 集成电路的设计方法，包括原理图的输入、电路分析、参数 优化等操作； 2、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版 图的 DRC 和 LVS 检查，并完成放大器电路的后仿真； 3、设计 Padframe，并完成互连（选做）。 三、实验要求 1、设计一个差分输入，单端输出的两级运算放大器； 2、运算放大器满足以下性能要求：（1）能够驱动负载，要求负载电容 CL = 15pF， 负载电阻 RL = 100kΩ；（2）使用电源端 VDDA = 5V；（3）增益带宽积 GBW>40MHz； （4）增益 AV0>80dB；（5）相位裕度 PM>65；（6）输入摆幅大于 3V，输出摆幅 尽量大； 3、可以自由选择电路结构，推荐第一级使用折叠式共源共栅，第二级采用共源 输出级，补偿方式采用 Miller 电容+消零点电阻补偿； 4、要求设计出的电路功耗、面积合理，版图美观
北京大学信息科学技术学院 《集成电路设计实习》实验报告 3页 四、实验过程 l、实验原理 (1)两级运算放大器:为了克服单级运算放大器输出摆幅小的缺点,需要设计 两级运算放大器,其中运放的第一级提供尽可能高的增益,而运放的第二级则提 供大的输出摆幅。 图1运算放大器部分主体结构(不含偏置电路) Vada VBIAS2 VBIAS2 VBIAS OUT M3 M12 M11 (2)两级运放的增益和输出摆幅的简单估算: 第一级增益:Rn1=(gn1(cn1∥rn)∥(8nsl),A1=8mRun1; 第二级增益:A2=8m2(而2|而3);总增益:A=A142 输出摆幅 our max (3)运算放大器的偏置 如图1电路所示,VBI, VBIAS0~2都需要偏置电路提供,其中ⅤBI和ⅴBIAS2 是镜像电流源的偏置电压,目的是使得M9-MI提供电路所需要的200mA电流
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 3 页 四、实验过程 1、实验原理 （1）两级运算放大器：为了克服单级运算放大器输出摆幅小的缺点，需要设计 两级运算放大器，其中运放的第一级提供尽可能高的增益，而运放的第二级则提 供大的输出摆幅。 图 1 运算放大器部分主体结构（不含偏置电路） M8 M6 M7 M5 M11 M4 M10 M3 Vdda M9 M1 M2 IN+ INM13 M12 R1 C1 OUT VBIAS2 VBIAS1 VBIAS0 VBIAS2 VB_I （2）两级运放的增益和输出摆幅的简单估算： 第一级增益： 1 4 4 11 1 8 8 6 ( ( // )) //( ) Rout m O o o m o o = g r r r g rr ， A gR v m out 1 11 = ； 第二级增益： 2 12 12 13 ( ) || Av mo o = grr ；总增益： A AA = v v 1 2； 输出摆幅：V V out dsat ,min 12 = ，V VV out DD dsat ,max 13 = − 。 （3）运算放大器的偏置： 如图 1 电路所示，VB_I，VBIAS0~2 都需要偏置电路提供，其中 VB_I 和 VBIAS2 是镜像电流源的偏置电压，目的是使得 M9~M11 提供电路所需要的 200mA 电流
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第4页 为MI2提供第二级所需要的2.8mA电流 图2运算放大器的偏置电路 W2/L2 100uA W1/LI YW2/ML2 1/NL1 2/2 W/LI VB I 偏置电路工作原理:M-3支路:WB_I=Vs1=Vm1+Vmn,其中M2、M3可看 成串联后的MOS管M23,WBAS0=B_I+Vs2-Vs2,若M1、M3均取W/L, 而M2取W/ML),则M23等效沟长为(N+1)L1。设Vum1=Vu=Vbu,则可 得到等效MOS管M23的23=√N+lw,BLAS0=B_1+(√N+1-1, 因为要求BAS0-VB_I>Vb,所以N>3,通常N取值为4-6。M4则将100uA 电流以一定倍数镜像到M5~7支路,M5~7支路的原理类似MI~3支路,M6沟 长取L2的M倍,M取值4~6 (4)极点位置与相位裕度: 相位裕度:PM≈90°-an-1B GBn tan 一般印p3,fp4,……,fpn均远大于GWB,所以PM表达式中含这些频点的项可 以略去,但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 4 页 为 M12 提供第二级所需要的 2.8mA 电流。 图 2 运算放大器的偏置电路 M3 M6 M2 M1 M4 M5 M7 VDD VBIAS0 VBIAS2 VBIAS1 100uA VB_I W1/L1 W1/L1 W1/NL1 W2/L2 W2/ML2 W2/L2 偏置电路工作原理：M1~3 支路： 11 1 _ VB I V V V = GS TH Dsat = + ，其中 M2、M3 可看 成串联后的 MOS 管 M23， 23 2 0 _ VBIAS VB I V V = + − GS GS ，若 M1、M3 均取 1 1 W L/ ， 而 M2 取 1 1 W NL /( )，则 M23 等效沟长为 1 ( 1) N L + 。设VVV Dsat Dsat Dsat 1 3 = = ，则可 得到等效 MOS 管 M23 的 23 1 V NV Dsat Dsat = + ， 0 _ ( 1 1) VBIAS VB I N V = + +− Dsat ， 因为要求 0 _ VBIAS VB I V − > Dsat ，所以 N>3，通常 N 取值为 4~6。M4 则将 100uA 电流以一定倍数镜像到 M5~7 支路，M5~7 支路的原理类似 M1~3 支路，M6 沟 长取 L2 的 M 倍，M 取值 4~6。 （4）极点位置与相位裕度： 相位裕度： 1 1 2 90 tan ... tan p pn GBW GBW PM f f − − ⎛⎞ ⎛⎞ ≈ °− − − ⎜⎟ ⎜⎟ ⎝⎠ ⎝⎠ ， 一般 fp3，fp4，……，fpn 均远大于 GWB，所以 PM 表达式中含这些频点的项可 以略去，但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第5页 中,几个极和零点的位置如下 Rs Ay2 C (5)两级运放的补偿:两级运放中右半平面的零点是一个严重的问题,因为它 在表达式gn/Cc+CcD)中,而要使得主极点处在合适的位置,Cc又要足够的大 增加与补偿电容串联的电阻能够有效改善零点的频率。 Cc(8m-Rz) R 消除零点的方法:取 RL gmr X 使得电路中的正零点变为负零点, 并且移动到高频的位置上 2、实验步骤 (1)察看电路的模型文件(Scs)文件,或通过对MOS管简单电路的DC分析 并查看MOS管的直流工作点参数,得到NMOS和PMOS的基本工艺参数。通 过查看模型文件可得 栅氧化层厚度:tox=127m, 单位面积电容:Co=5=2719/F/um2, 迁移率:pn=4146cm2/Vs,n=2589cm2/s, 可得出:nCmn=11273A/2,uCn=7039472 阈值电压:VmN=0.745V,Vmp=-0.973V I BSIM3v3.3 MOSFET Model User Manual -Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA94720
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 5 页 中，几个极和零点的位置如下： 1 2 1 p RSV c A C ω ≈ ， 2 1 m p E L C g C C C ω ≈ ⎛ ⎞ ⎜ ⎟ + ⎝ ⎠ ， m Z c g C ω ≈ 。 （5）两级运放的补偿：两级运放中右半平面的零点是一个严重的问题，因为它 在表达式 /( ) m C GD gCC+ 中，而要使得主极点处在合适的位置，CC 又要足够的大。 增加与补偿电容串联的电阻能够有效改善零点的频率。 1 1 ( ) Z Cg R Cm Z ω − ≈ − 消除零点的方法：取 9 9 9 1 1 1/ L L Z m mCmC C C R g gCgC = ××≈ 使得电路中的正零点变为负零点， 并且移动到高频的位置上。 2、实验步骤 （1）察看电路的模型文件（.scs）文件，或通过对 MOS 管简单电路的 DC 分析 并查看 MOS 管的直流工作点参数，得到 NMOS 和 PMOS 的基本工艺参数。通 过查看模型文件可得1 ： 栅氧化层厚度： 12.7 OX t nm = ， 单位面积电容： 0 2 2.719 / OX OX OX C fF m t ε ε = = μ ， 迁移率： 2 2 414.6 258.9 / n p μ = = cm /Vs，μ cm Vs ， 可得出： 2 2 112.73 70.39 n ox p ox μ C A/V = = μ μ ，μ C A/V ， 阈值电压： 0.745 V V THN = ， 0.973 V V THP = − 1 BSIM3v3.3 MOSFET Model User Manual —— Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA 94720
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第6页 (2)在 schematic中画出主电路、偏置电路和测试电路的电路图,但是先不画补 偿电容和消零电阻,先调整电路,尽量使得低频增益满足设计要求。 (3)粗略的估算,不考虑其他的二级效应,取y=0,计算第一级放大电路的各 项参数,先分配过电压值,取M1~M2:0.2V,M3~M8:0.3V,M9:0.3V,M10~Ml 03V,设流过M9~M11的电流为200uA,流过MI~M8的电流为100uA,根据: 21D 可得到 W 由上述过电压和电流的 DSat VsAt uo 参数推算出: L,=71.03 =19.71 =31.57, 63.14, =3943。为了便于画版图,将M5~8的W和L取相同数值,将M3 M4、M10、M11的W和L也取相同数值,另外,由于M10、Mll、M12均为镜 像电流源管,为了保证镜像电流的复制精度,这些管子的沟长L应该大于1,这 里先取M9~Ml管的沟长L为2。四舍五入以及将结果尽量取整倍数值之后, 得到最后确定的电路参数为: 9 10、11 W/ur 0.55 2 0.6 0.6 2 L/um 40 80 20 20 128 (4)设第二级电流为3mA,由于M9和MI3管共用偏置电压,所以MI3的W 应为M9的15倍;M12管为放大管,沟长L取最小值,又根据第二极点的表达 式fn2≈gm212x(1+CEC)C,一般设CECc=1/4,PM=4GBW时PM>65°, 令fP2≈4GBW。GBW题设要求40MHz,取一定的余量,令4GBW=200MH 可得到gn2≈00236S。于是可以得到 M 13 W/um 420 1920 L/um 0.5 M12和M13管子尺寸过大需要调整 5)偏置电路根据计算出来的M9~-11的参数取值,偏置电路MI~3支路通过
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 6 页 （2）在 schematic 中画出主电路、偏置电路和测试电路的电路图，但是先不画补 偿电容和消零电阻，先调整电路，尽量使得低频增益满足设计要求。 （3）粗略的估算，不考虑其他的二级效应，取γ = 0，计算第一级放大电路的各 项参数，先分配过电压值，取 M1~M2：0.2V，M3~M8：0.3V，M9：0.3V，M10~M11： 0.3V，设流过 M9~M11 的电流为 200uA，流过 M1~M8 的电流为 100uA，根据： 2 2 D m OX D DSat I W g CI V L = = μ ，可得到： 2 2 D DSat OX W I L V Cμ = ，由上述过电压和电流的 参数推算出： 1,2 71.03 W L ⎛ ⎞ ⎜ ⎟ = ⎝ ⎠ ， 3,4 19.71 W L ⎛ ⎞ ⎜ ⎟ = ⎝ ⎠ ， 5~8 31.57 W L ⎛ ⎞ ⎜ ⎟ = ⎝ ⎠ ， 9 63.14 W L ⎛ ⎞ ⎜ ⎟ = ⎝ ⎠ ， 10,11 39.43 W L ⎛ ⎞ ⎜ ⎟ = ⎝ ⎠ 。为了便于画版图，将 M5~8 的 W 和 L 取相同数值，将 M3、 M4、M10、M11 的 W 和 L 也取相同数值，另外，由于 M10、M11、M12 均为镜 像电流源管，为了保证镜像电流的复制精度，这些管子的沟长 L 应该大于 1，这 里先取 M9~M11 管的沟长 L 为 2。四舍五入以及将结果尽量取整倍数值之后， 得到最后确定的电路参数为： M 1、2 3、4 5、6 7、8 9 10、11 W/um 0.55 2 0.6 0.6 2 2 L/um 40 80 20 20 128 80 （4）设第二级电流为 3mA，由于 M9 和 M13 管共用偏置电压，所以 M13 的 W 应为 M9 的 15 倍；M12 管为放大管，沟长 L 取最小值，又根据第二极点的表达 式 f p m ECL 2 12 ≈ + g CCC /2 1 / π ( ) ，一般设 / 1/4 C C E C = ，PM=4GBW 时 PM>65°, 令 2 4 p f ≈ GBW 。GBW 题设要求 40MHz，取一定的余量，令 4GBW=200MHz， 可得到 12 0.0236 m g S ≈ 。于是可以得到： M 12 13 W/um 420 1920 L/um 0.5 2 M12 和 M13 管子尺寸过大需要调整。 （5）偏置电路根据计算出来的 M9~11 的参数取值，偏置电路 M1~3 支路通过
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第7页 l0ouA电流,M4~7支路通过200uA电流,这样运放第二级M13只需要镜像得 到偏置电路M47支路电流的15倍即可,小的电流镜像倍数能够提髙电流镜像 的精确度。偏置电路中M2的沟长倍数N和M6的沟长倍数M均取为6。 (6)仿真,对电路进行AC分析,得到低频增益低于设计要求。增大M5~8的 沟长L,增大M3~8、M10、M11的W,使得低频增益超过设计要求。也可以适 当减小第二级电流,使得第二级的增益变大,但是效果不太明显。注意在调整的 过程中根据电流要求也要同步改偏置电路MOS管的宽长比。 (7)在电路中增加 Miller补偿电容,由前述对第二极点位置的计算,其中的 CE≈W2L2Cox,考虑一定的余量,取W2L12Cox,得CE≈571/,取C≈4Cg, Miller补偿电容值约为Cc≈2.3pF。将其加入电路,观察仿真结果。 (8)在电路中增加消零电阻R2=gmyC1/CC=1192,将其加入电路,观察仿 真结果,相位裕度仍然不能满足要求。 (9)要满足相位裕度的要求可以从以下几个方面考虑: 与提高相位裕度 原理与实现 有关的公式 减小第二级放大倍数,将第一极点向高频方向移动,可以 RsAc 适当增加第二级电流,減小gm12,但效果不理想 (1)增大C将第二极点向高频方向移动,此法也使得第 极点向低频方向移动; g n≈ (2)减小gn2,调M12宽长比,但gn2∝ⅶ,而 1+E|C CE∝W,第二极点向高频方向移动的效果不理想。 (3)减小C1,M13管子尺寸很大,其CCD并联到CL上使 负载电容增大,如能减小MI13栅面积也能使第二极点右移 PM≈90° tan- GBW 将第三极点及更高频极点向高频方向移动 Cc(8-r,) 适当增大Rz,使得负零点向低频方向移动
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 7 页 100uA 电流，M4~7 支路通过 200uA 电流，这样运放第二级 M13 只需要镜像得 到偏置电路 M4~7 支路电流的 15 倍即可，小的电流镜像倍数能够提高电流镜像 的精确度。偏置电路中 M2 的沟长倍数 N 和 M6 的沟长倍数 M 均取为 6。 （6）仿真，对电路进行 AC 分析，得到低频增益低于设计要求。增大 M5~8 的 沟长 L，增大 M3~8、M10、M11 的 W，使得低频增益超过设计要求。也可以适 当减小第二级电流，使得第二级的增益变大，但是效果不太明显。注意在调整的 过程中根据电流要求也要同步改偏置电路 MOS 管的宽长比。 （7）在电路中增加 Miller 补偿电容，由前述对第二极点位置的计算，其中的 12 12 2 3 C WLC E OX ≈ ，考虑一定的余量，取WLC 12 12 OX ，得 571 C fF E ≈ ，取 4 C C C E ≈ ， Miller 补偿电容值约为 2.3 C pF C ≈ 。将其加入电路，观察仿真结果。 （8）在电路中增加消零电阻 1 9 / 110 R g CC Z m LC − = ≈ Ω，将其加入电路，观察仿 真结果，相位裕度仍然不能满足要求。 （9）要满足相位裕度的要求可以从以下几个方面考虑： 与提高相位裕度 有关的公式 原理与实现 1 2 1 p RSV c A C ω ≈ 减小第二级放大倍数，将第一极点向高频方向移动，可以 适当增加第二级电流，减小 m12 g ，但效果不理想。 12 2 1 m p E L C g C C C ω ≈ ⎛ ⎞ ⎜ ⎟ + ⎝ ⎠ （1）增大Cc 将第二极点向高频方向移动，此法也使得第 一极点向低频方向移动； （2）减小 m12 g ，调 M12 宽长比，但 m12 g W ∝ ，而 C W E ∝ ，第二极点向高频方向移动的效果不理想。 （3）减小CL ，M13 管子尺寸很大，其CGD 并联到CL 上使 负载电容增大，如能减小 M13 栅面积也能使第二极点右移 1 90 ... tan pn GBW PM f − ⎛ ⎞ ≈ °− ⎜ ⎟ ⎜ ⎟ ⎝ ⎠ 将第三极点及更高频极点向高频方向移动 1 1 ( ) Z Cg R Cm Z ω − ≈ − 适当增大 Rz，使得负零点向低频方向移动
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第8页 先增大C并仿真观察结果,如果PM仍不满足要求则适当增加第二级电流,或 者增大Rz,但是Rz不能太大,原因在第七部分解释。上述调整后相位裕度接近 设计指标,达到64°左右,观察仿真得到的频率特性曲线,可以观察到在GBW 附近,相移特性曲线下降的很快,说明第三极点及以后的极点对GBW处的相位 特性也有一定的影响,考虑调整更高频极点。电路中的高频极点主要与电路中 MOS管的C或C有关,减小这些电容,也就是在保持宽长比的情况下减小 MoS管的宽长,能使得高频极点向更高频率方向移动。MOS管宽长与极点的关 系可以总结如下(∫m表示第三极点或更高频极点) M l、2 3、4 6 7、8 影响的极点 fm pr,pI fn pr, /, 9 10、11 13 影响的极点 Spr Spl,/p2 Spr,/p2 经过多次尝试和仿真,保持宽长比不变,M9和M13的沟长L减小到12um, M5-8的沟长L减小到0.8um可以在满足低频增益要求的条件下同时使得相位裕 度超过设计要求,达到约67°,M3、M4、M10、Ml由于是NMOS管,所占 面积不大,为了保证第一级增益和保持电流镜像精度,沟长仍然取为2um (10)检査电路,检査每个元件的直流工作点,确保每个MOS管都工作在饱和 区且dsat不会太小(约>200mV),第一级放大电路的PMOS上半部分和NMOS 下半部分的gn大体对称接近,第一级和第二级的电流满足要求。微调各元件 参数,使得仿真测得的电路各个指标全面超越设计要求,以保证在提取电路的寄 生参数作后仿真时电路指标仍然能够满足设计要求。最终的电路参数参见第五部 分的实验数据。最后,为了方便画版图,将电路中各MOS管的 Multiplier改为4 的倍数。 (11)仿真完成后开始设计电路的版图,对于放大器第一级的对称管,尽量采用 共质心对称的画法,这样做的好处是(i)使得对称管在制作时的物理参数尽量 对称,避免工艺偏差的影响;(ⅱ)对称的图形可以通过拷贝翻转得到,减少绘图 工作量
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 8 页 先增大Cc 并仿真观察结果，如果 PM 仍不满足要求则适当增加第二级电流，或 者增大 Rz，但是 Rz 不能太大，原因在第七部分解释。上述调整后相位裕度接近 设计指标，达到 64°左右，观察仿真得到的频率特性曲线，可以观察到在 GBW 附近，相移特性曲线下降的很快，说明第三极点及以后的极点对 GBW 处的相位 特性也有一定的影响，考虑调整更高频极点。电路中的高频极点主要与电路中 MOS 管的CGD 或CGS 有关，减小这些电容，也就是在保持宽长比的情况下减小 MOS 管的宽长，能使得高频极点向更高频率方向移动。MOS 管宽长与极点的关 系可以总结如下（ pn f 表示第三极点或更高频极点） M 1、2 3、4 5、6 7、8 影响的极点 pn f p1 f ， pn f pn f p1 f ， pn f M 9 10、11 12 13 影响的极点 pn f pn f p1 f ， p2 f p1 f ， p2 f 经过多次尝试和仿真，保持宽长比不变，M9 和 M13 的沟长 L 减小到 1.2um， M5~8 的沟长 L 减小到 0.8um 可以在满足低频增益要求的条件下同时使得相位裕 度超过设计要求，达到约 67°，M3、M4、M10、M11 由于是 NMOS 管，所占 面积不大，为了保证第一级增益和保持电流镜像精度，沟长仍然取为 2um。 （10）检查电路，检查每个元件的直流工作点，确保每个 MOS 管都工作在饱和 区且 Vdsat 不会太小（约>200mV），第一级放大电路的 PMOS 上半部分和 NMOS 下半部分的 m O g r 大体对称接近，第一级和第二级的电流满足要求。微调各元件 参数，使得仿真测得的电路各个指标全面超越设计要求，以保证在提取电路的寄 生参数作后仿真时电路指标仍然能够满足设计要求。最终的电路参数参见第五部 分的实验数据。最后，为了方便画版图，将电路中各 MOS 管的 Multiplier 改为 4 的倍数。 （11）仿真完成后开始设计电路的版图，对于放大器第一级的对称管，尽量采用 共质心对称的画法，这样做的好处是（i）使得对称管在制作时的物理参数尽量 对称，避免工艺偏差的影响；（ii）对称的图形可以通过拷贝翻转得到，减少绘图 工作量
北京大学信息科学技术学院 《集成电路设计实习》实验报告 9页 1、M5、M6采用交叉共质 心结构 Mein 2、M7和M8为了紧凑没有 采用交叉对称结构,因为4 的叉指结构如图所示,如果 画成交叉对称结构要求两 管必须共源或共漏,但M7、 8不满足这样的要求 M8时 3、如图M8的3源2漏结构 有利于减小Cs的大小,对 学辅第二极点向高频移动有利。 1、放大管M1、M2采用共 M1 M2 质心对称的结构 2、M1管到左右ntap的距离 与M2管到左右ntap的距离 相同,为M1、M2提供接近 相同的物理环境; (M2 3、V+和V输入对称引出 照汇了 时持 图1、M3、M4也采用共质心 SM3 对称的结构,同样M3、M4 周围的“环境”也接近相同 2、如图M4的3源2漏结构 有利于减小C的大小,对 第二极点向高频移动有利
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 9 页 1、M5、M6 采用交叉共质 心结构； 2、M7 和 M8 为了紧凑没有 采用交叉对称结构，因为 4x 的叉指结构如图所示，如果 画成交叉对称结构要求两 管必须共源或共漏，但 M7、 8 不满足这样的要求； 3、如图 M8 的 3 源 2 漏结构 有利于减小CGD8的大小，对 第二极点向高频移动有利。 1、放大管 M1、M2 采用共 质心对称的结构； 2、M1 管到左右 ntap 的距离 与 M2 管到左右 ntap 的距离 相同，为 M1、M2 提供接近 相同的物理环境； 3、V+和 V-输入对称引出 1、M3、M4 也采用共质心 对称的结构，同样 M3、M4 周围的“环境”也接近相同； 2、如图 M4 的 3 源 2 漏结构 有利于减小CGD4 的大小，对 第二极点向高频移动有利。 M6 M5 M5 M6 M7 M8 M1 M2 M1 M2 M3 M4 M4 M3
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第10页 1、M0、Ml采用共质心 的对称结构,由于两管共源 M10M11 Mf E MiO 接地,所以可以采用如图更 细分的交叉对称形式; 2、同样的3源2漏结构有 Mi1 Mio 利于减小漏端电容,将高频 极点右移。 1、M3每8个 Finger一组, 共7组,减少绘图工作量; 2、M13上下对称摆放 3、 Metall和 Metal2最高过 电流能力为0.5mA/um,运 放第二级电流接近3mA,取 余量6mA,金属线宽12um, 确保电路可靠。 国 1、M2每8个 Finger一组, 共5组,减少绘图工作量; 2、对称走线 3、输出和接地金属线宽 12um,确保可靠性
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 10 页 1、M10、M11 采用共质心 的对称结构，由于两管共源 接地，所以可以采用如图更 细分的交叉对称形式； 2、同样的 3 源 2 漏结构有 利于减小漏端电容，将高频 极点右移。 1、M13 每 8 个 Finger 一组， 共 7 组，减少绘图工作量； 2、M13 上下对称摆放； 3、Metal1 和 Metal2 最高过 电流能力为 0.5mA/um，运 放第二级电流接近 3mA，取 余量 6mA，金属线宽 12um， 确保电路可靠。 1、M12 每 8 个 Finger 一组， 共 5 组，减少绘图工作量； 2、对称走线； 3、输出和接地金属线宽 12um，确保可靠性。 M10 M10 M10 M11 M10 M11 M11 M11