逻辑综合 第4章 逻辑综合 4.1逻辑综合概述 4.1.1逻辑综合的概念 综合(synthesis):就是把思想转换为实现欲想功能的可制造的设计。综合是约束驱动 和基于路径的。 在这里，综合也就是把行为级或RTL级的HDL描述转换为门级电路的过程，用公式表示 就是： 综合等于=翻译+优化+映射 Synthesis =Transiation Optimization Mapping 用图形表示就是：（见图4.1） residue 16'h0000: if (high_bits ==2'bl0) residue state_table[index]: Translate else state_table[index]16'h0000; HDL Source Optimize Map Generic Boolean GTECH Target Technology 图4.1综合的概念 4.1.2逻辑综合的工具介绍 ●工具操作界面 设计编译器(Design Compiler简称DC)是Synopsys综合工具的核心。综合一个设计 时，可以选用两种界面：A。设计分析器(Design Analyzer简称DA)-图形窗口界面。B。 dc_shell一命令行界面。逻辑综合 1 第 4 章 逻辑综合 4.1 逻辑综合概述 4.1.1 逻辑综合的概念 综合(synthesis)：就是把思想转换为实现欲想功能的可制造的设计。综合是约束驱动 和基于路径的。 在这里，综合也就是把行为级或 RTL 级的 HDL 描述转换为门级电路的过程，用公式表示 就是： 综合等于 = 翻译 + 优化 + 映射 ( Synthesis = Transiation + Optimization + Mapping ) 用图形表示就是：(见图 4.1) 图 4.1 综合的概念 4.1.2 逻辑综合的工具介绍
工具操作界面 设计编译器(Design Compiler 简称 DC)是 Synopsys 综合工具的核心。综合一个设计 时，可以选用两种界面： A 。设计分析器(Design Analyzer 简称 DA)-图形窗口界面。 B 。 dc_shell—命令行界面。 residue = 16'h0000; if (high_bits == 2'b10) residue = state_table[index]; else state_table[index] = 16'h0000; Translate Optimize + Map HDL Source Generic Boolean ( GTECH ) Target Technology