1.2.3前仿真 逻辑综合器 HDL网表 调用模块的 测试程序 测试数据 (netlist) 行为仿真模型 test bench) 逻辑仿真器 说明： 般来说，对FPGA设计这一步可以跳过不做，但可用于debug综合有无问题。 1.2.4布局布线 逻辑综合器 4④ 0 设置布局布线 EDIF网表 调用模块的 约束条件 (netlist) 综合模型 FPGA厂家工具 HDL网表 SDF文件 下载/编程文件 (netlist) (标准延时格式) 33 1.2.3 前仿真 说明： 一般来说，对 FPGA 设计这一步可以跳过不做，但可用于 debug 综合有无问题。 1.2.4 布局布线 逻辑综合器 HDL 网表 （netlist） 逻辑仿真器 调用模块的 测试数据 行为仿真模型 测试程序 （test bench） 逻辑综合器 EDIF 网表 （netlist） FPGA 厂家工具 调用模块的 综合模型 设置布局布线 约束条件 HDL 网表 （netlist） SDF 文件 （标准延时格式） 下载/编程文件