第三章组合逻辑电路的分析与设计 逻辑电路设计文档标准逻辑电路的变换 3.1.1框图 3.4组合电路中的竞争与险象 数字逻辑与教字条统 3.1.2门的符号标准 3.4.1竞争现象 13信号名和有效级 3.42险象 1.4引端的有效级 3.43险象的判别 3.15引端有效级的变换险象的消除 一·31.6图面布局及总线 3.5常用MS组合逻辑器件及 3.1.7时间图 应用 3.2组合电路分析 35.1译码器 3.2.1穷举法 352编码器 322逻辑代数法 3.53三态缓冲器 3.2.3利用摩根定律分析多路选择器 3.2.4利用卡诺图 3.55奇偶校验电路 3.3组合电路设计 5.6比较器 根据逻辑问题的描述 加法器 写出逻辑表达式3.1 逻辑电路设计文档标准 3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级 3.1.4 引端的有效级 3.1.5 引端有效级的变换 3.1.6 图面布局及总线 3.1.7 时间图 3.2 组合电路分析 3.2.1 穷举法 3.2.2 逻辑代数法 3.2.3 利用摩根定律分析 3.2.4 利用卡诺图 3.3 组合电路设计 3.3.1 根据逻辑问题的描述 写出逻辑表达式 第三章 组合逻辑电路的分析与设计 3.3.2 逻辑电路的变换 3.4 组合电路中的竞争与险象 3.4.1 竞争现象 3.4.2 险象 3.4.3 险象的判别 3.4.4 险象的消除 3.5 常用MSI组合逻辑器件及 应用 3.5.1 译码器 3.5.2 编码器 3.5.3 三态缓冲器 3.5.4 多路选择器 3.5.5 奇偶校验电路 3.5.6 比较器 3.5.7 加法器