第三章组合逻辑电路的分析与设计 逻辑电路设计文档标准逻辑电路的变换 3.1.1框图 3.4组合电路中的竞争与险象 数字逻辑与教字条统 3.1.2门的符号标准 3.4.1竞争现象 13信号名和有效级 3.42险象 1.4引端的有效级 3.43险象的判别 3.15引端有效级的变换险象的消除 一·31.6图面布局及总线 3.5常用MS组合逻辑器件及 3.1.7时间图 应用 3.2组合电路分析 35.1译码器 3.2.1穷举法 352编码器 322逻辑代数法 3.53三态缓冲器 3.2.3利用摩根定律分析多路选择器 3.2.4利用卡诺图 3.55奇偶校验电路 3.3组合电路设计 5.6比较器 根据逻辑问题的描述 加法器 写出逻辑表达式
3.1 逻辑电路设计文档标准 3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级 3.1.4 引端的有效级 3.1.5 引端有效级的变换 3.1.6 图面布局及总线 3.1.7 时间图 3.2 组合电路分析 3.2.1 穷举法 3.2.2 逻辑代数法 3.2.3 利用摩根定律分析 3.2.4 利用卡诺图 3.3 组合电路设计 3.3.1 根据逻辑问题的描述 写出逻辑表达式 第三章 组合逻辑电路的分析与设计 3.3.2 逻辑电路的变换 3.4 组合电路中的竞争与险象 3.4.1 竞争现象 3.4.2 险象 3.4.3 险象的判别 3.4.4 险象的消除 3.5 常用MSI组合逻辑器件及 应用 3.5.1 译码器 3.5.2 编码器 3.5.3 三态缓冲器 3.5.4 多路选择器 3.5.5 奇偶校验电路 3.5.6 比较器 3.5.7 加法器
第三章组合逻辑电路的分析与设计 Combinational Logic Circuit Analysis design 逻辑电路的分类:组合逻辑电路 Combinational logic Circuit 时序逻辑电路 Sequential logic circuits 安逻辑与数安统 组合逻辑电路的特点:电路输出仅取决于当时的输入, 而与过去的输入情况无关。 时序逻辑电路的特点:电路输出不仅取决于当时的输入, 而且也与过去的输入情况有关, 即与过去的电路状态有关
逻辑电路的分类：组合逻辑电路 Combinational Logic Circuit 时序逻辑电路 Sequential Logic Circuits 第三章 组合逻辑电路的分析与设计 Combinational Logic Circuit Analysis & Design 组合逻辑电路的特点：电路输出仅取决于当时的输入， 而与过去的输入情况无关。 时序逻辑电路的特点：电路输出不仅取决于当时的输入， 而且也与过去的输入情况有关， 即与过去的电路状态有关
组合逻辑电路的模型 f1 组合电路 安逻辑与数安统
组合逻辑电路的模型 组合电路 ••• x1 xn f1 fm •••
3.1逻辑电路设计文档标准 Documentation standards 用结构化的思想完成一个复杂系统的分析与设计过程: 1.整个复杂系统划分成若干子系统; 2.每个子系统划分成较为简单、较为规范的电路单元 3.自顶向下地规划设计(0p- own modular design) 从下而上的进行分析和设计( Bottom-up Process 安逻辑与数安统 4.建立一套标准化的逻辑电路描述文档。 作为规范化的技术“语言”,逻辑电路设计文档标 准在对数字系统的分析、设计和技术交流中都很重要 个电路系统的文档至少应包括如下五个方面
3.1 逻辑电路设计文档标准 Documentation Standards 用结构化的思想完成一个复杂系统的分析与设计过程： 作为规范化的技术“语言” ，逻辑电路设计文档标 准在对数字系统的分析、设计和技术交流中都很重要。 一个电路系统的文档至少应包括如下五个方面。 1. 整个复杂系统划分成若干子系统； 2. 每个子系统划分成较为简单、较为规范的电路单元； 3. 自顶向下地规划设计(Top-down Modular Design) ， 从下而上的进行分析和设计(Bottom-up Process)； 4. 建立一套标准化的逻辑电路描述文档
31框图( Block diagram) ①用方框、圆框等粗略表示系统的输入、输出、功能 模块(或称子系统),各模块的功能用文字加以说 明 ②用带箭头连线表示模块之间主要信息通路、流向和 控制信号。 1.系统总框图:表示一个完整的系统模块。 安逻辑与数安统 参见书P80图32 子系统框图:将一个大系统的划分成几个子系统, 由这几个子系统构成说明整个系统 组成的总框图。按子系统再分别构 成其框图。如上例图
3.1.1 框图 (Block Diagram)： 1. 系统总框图： 子系统框图：将一个大系统的划分成几个子系统， 由这几个子系统构成说明整个系统 组成的总框图。按子系统再分别构 成其框图。如上例图。 ① 用方框、圆框等粗略表示系统的输入、输出、功能 模块（或称子系统），各模块的功能用文字加以说 明； ② 用带箭头连线表示模块之间主要信息通路、流向和 控制信号。 表示一个完整的系统模块。 参见书P80图3.2
2.逻辑图( Logic diagram) 将框图的粗略表示,具体地用文字说明器件类型。 例如32位寄存器 32 32 32位寄存器 32寄存器 4×74LS377 (a)框图 (b)框图 安逻辑与数安统 32 8 8 8 74137774153777415377 74Ls377 位寄存器框图及逻辑图 8 8 8 (C)逻辑图
2. 逻辑图 (Logic Diagram) 将框图的粗略表示，具体地用文字说明器件类型。 例如32位寄存器： 32 位 寄 存 器 框 图 及 逻 辑 图 32寄存器 32 32 (a) 框图 32位寄存器 4×74LS377 32 32 (b) 框图 32 8 8 (C)逻辑图 74LS377 74LS377 74LS377 74LS377 8 8 8 8 8 8 8 32
3.原理图( Schematic diagram) 在逻辑电路图( Logic diagram)中,详细标明器件类 型、端脚之间的连接、信号名等条件细节,再次细化逻 辑电路图。 逻辑图参见书P79图31(c) 原理图参见书P89图3.19。 安逻辑与数安统 4.时间图( Timing diagram) 反映逻辑信号之间对应的时间关系,特别是要能反 映出关键信号之间因果关系和传输延迟。 参见书P92图322和图3.23
3. 原理图 (Schematic Diagram) 4. 时间图 (Timing Diagram) 在逻辑电路图(Logic Diagram)中，详细标明器件类 型、端脚之间的连接、信号名等条件细节，再次细化逻 辑电路图。 逻辑图参见书P79图3.1( c )。 原理图参见书P89图3.19。 反映逻辑信号之间对应的时间关系，特别是要能反 映出关键信号之间因果关系和传输延迟。 参见书P92图3.22和图3.23
5.结构化逻辑描述( Structured logic description) 说明结构化逻辑器件的内部功能,如PLA、存储器 芯片或者某些具有专门功能的中、大规模器件; 用逻辑等式、状态表(图)、功能表或程序表等形式说明。 6.电路说明( Circuit Description) 安逻辑与数安统 用文字简明叙述电路的使用方法; 解释内部的工作方法 列出设计和操作中所有可能的潜在缺陷,以及在使 用不当中隐含的问题
5. 结构化逻辑描述 (Structured Logic Description) 6. 电路说明 (Circuit Description) 说明结构化逻辑器件的内部功能，如PLA、存储器 芯片或者某些具有专门功能的中、大规模器件； 用文字简明叙述电路的使用方法； 解释内部的工作方法； 列出设计和操作中所有可能的潜在缺陷，以及在使 用不当中隐含的问题。 用逻辑等式、状态表(图)、功能表或程序表等形式说明
312门的符号标准 (Gate Symbols standards) 1.逻辑门的符号标准: 长方形符号:中国国标、IEC标准、IEEE标准 变形符号:IEEE标准 安逻辑与数安统 常用门的符号表示参见下页所示
3.1.2 门的符号标准 (Gate Symbols Standards) ⒈ 逻辑门的符号标准: • 长方形符号：中国国标、IEC标准、IEEE标准 • 变形符号： IEEE标准 常用门的符号表示参见下页所示
图33常用逻辑门的两种表示形式 电路名称 原符号 变形符号 跟随器 非门 与门 或门 连与非门 或非门 屋与或非门 异或门
图3.3 常用逻辑门的两种表示形式 电路名称 原符号 变形符号 跟随器 非 门 与 门 或 门 与非门 或非门 与或非门 异或门 1 1 & & ≥1 ≥1 ≥1 & =1
