第2章TMS320c54X的硬件结构及原理 TMs320c54x系列DSP是一种低功耗、高性能 的16位定点芯片 采用改进型哈佛总线结构,具有性能强大的 cPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 它提供多种寻址模式和功能丰富的指令集,满 足了高速、实时的数字信号处理的需要 >它丰富的片内外设资源及方便的外部扩展能力, 为芯片的嵌入式应用奠定了基础
第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP是一种低功耗、高性能 的16位定点芯片 ➢ 采用改进型哈佛总线结构，具有性能强大的 CPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 ➢ 它提供多种寻址模式和功能丰富的指令集，满 足了高速、实时的数字信号处理的需要 ➢ 它丰富的片内外设资源及方便的外部扩展能力， 为芯片的嵌入式应用奠定了基础 1
第2章TMS320c54x的硬件结构及原理 内部硬件资源: >CPU内核 多总线结构 >引脚功能 系统控制 存储器映像 中断系统等
第2章 TMS320C54x的硬件结构及原理 内部硬件资源 : ➢ CPU内核 ➢ 多总线结构 ➢ 引脚功能 ➢ 系统控制 ➢ 存储器映像 ➢ 中断系统等 2
第2章TMS320c54x的硬件结构及原理 目录 21芯片内部结构及特点 2.2c54x的内部多总线结构 23c54X的中央处理单元(cPU 24c54x的存储器结构 2.5复位操作及省电方式 2.6中断系统 2.7流水线 2.8引脚及其功能
第2章 TMS320C54x的硬件结构及原理 目录： 2.1 芯片内部结构及特点 2.2 C54x的内部多总线结构 2.3 C54x的中央处理单元(CPU) 2.4 C54x的存储器结构 2.5 复位操作及省电方式 2.6 中断系统 2.7 流水线 2.8 引脚及其功能 3
参考文献 http://www.ti.com o1. TMS320C54x DSP CPU and Peripherals Reference Set Volume 1 spru131gpdf 42 TMS320C54x DSP Reference Set volume 2 Mnemonic Instruction Set spru172c. pd. +3. TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F. October 2008.pdf
http://www.ti.com/: ◆ 1. TMS320C54x DSP CPU and Peripherals Reference Set Volume 1_spru131g.pdf ◆ 2. TMS320C54x DSP Reference Set Volume 2 Mnemonic Instruction Set_spru172c.pd. ◆ 3. TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F- October 2008.pdf 参考文献 4
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点8mao6 bit buses and one EMIF(EXternal Memory Interface for 片外扩展存储空间 accessing on-chip peripherals 程序/数据ROM 程序/数据RAM 可 16K字 16K-128K字 JTAG测试/仿真 控制 程序/数据总线 通用数字I/0口 GPIO MAC DMA 8/16位主机接口 17×17乘法器 40日 litLE 「通道0 HP工 40日it加法 CSSU 通道1 定时器 RND SAT EXP编码器 通道2 多缓冲串行同步口 移位器 累加器 McBSP 通道3 40位桶形移位器40 Bit ACC A 多缓冲串行同步口 McBSP -16,31) 40-Bit ACC B 通道5 寻址单元 多缓冲串行同步口 McBSP 8个辅助寄存器ARD-AR7 同灵活寻址 ,选详单元= PLL时钟发生器 ⑦ 电源管理 软件等待发生器 5 TMS320℃54X系列DSP绐构框图
第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP结构框图 2.1 芯片内部结构及特点 ① ⑥灵活寻址 ② ③ ⑤ ⑤ ④片外扩展存储空间 ⑦ ① 8 major 16-bit buses and one on-chip bidirectional bus for accessing on-chip peripherals: 低功耗 EMIF(External Memory Interface) 5
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ①多总线的哈佛结构 >8套16位的地址总线和数据总线:PAB, PB, DAB DB, CAB. CB EAB EB 实现cPU与片内存储器的数据交换。 >1套外设总线 通过6通道的直接存储器访间(DMA可以 实现与片内外设的数据传送
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ① 多总线的哈佛结构 ➢ 8套16位的地址总线和数据总线： PAB, PB, DAB, DB, CAB, CB, EAB, EB ➢ 1套外设总线 实现CPU与片内存储器的数据交换。 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 6
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ②cPU内核 >1个算术逻辑运算单元(ALU) >2个40位的累加器(AccA、AcCB) >1个40位的桶形移位器 >1个乘累加单元MAc)(17×17位+40位加法) >1个比较、选择、存储单元(cSSU)用于维特比算法 >1个硬件指数编码器 >2个地址生成器(程序地址和数据地址):包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~AR77
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ② CPU内核 ➢ 1个算术逻辑运算单元(ALU) ➢ 2个40位的累加器(ACCA、ACCB) ➢ 1个40位的桶形移位器 ➢ 1个乘-累加单元(MAC) (17×17位+40位加法) ➢ 1个比较、选择、存储单元(CSSU)用于维特比算法 ➢ 1个硬件指数编码器 ➢ 2个地址生成器（程序地址和数据地址）:包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~ AR7 7
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ③片内存储空间 双口 DARAM:单周期内可进行一次读取和一次写入操作 单口 SARAM:单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 >64千字~8兆字的程序存储器 >64千字的数据存储器 >64千字的MO空间
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ③片内存储空间 ➢双口DARAM：单周期内可进行一次读取和一次写入操作 ➢单口SARAM：单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 ➢64千字~8兆字的程序存储器 ➢64千字的数据存储器 ➢64千字的I/O空间 8
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ⑤片内外设 >时钟发生器 可编程定时器 >多缓冲串行口( MCBSP) >并行主机接口HP >DMA控制器 软件可编程等待状态发生器 可编程分区转换逻辑电路 >通用数字Wo口(GP|o) >片内仿真接口JTAG
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ⑤ 片内外设 ➢时钟发生器 ➢可编程定时器 ➢多缓冲串行口(McBSP) ➢并行主机接口(HPI) ➢DMA控制器 ➢软件可编程等待状态发生器 ➢可编程分区转换逻辑电路 ➢通用数字I/O口(GPIO) ➢片内仿真接口JTAG 9
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ⑥灵活寻址方式与适于信号处理的指令系统 >各种操作类型的指令 >硬件重复机制 位倒序寻址方式 >循环寻址方式 ⑦低功耗工作 节电模式DLEⅠ、IDLE2和DLE3 >18V内核供电(Vc5402)和33VO口 供电(参照P328—P333设计电源电路) 10
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ⑥灵活寻址方式与适于信号处理的指令系统 ➢各种操作类型的指令 ➢硬件重复机制 ➢位倒序寻址方式 ➢循环寻址方式 ➢节电模式─IDLEl、IDLE2和IDLE3 ➢1.8V内核供电（VC5402）和3.3VI/O口 供电(参照P328－P333设计电源电路) ⑦ 低功耗工作 10