EDA技术综合设计 电工电子实验教学中心
EDA技术综合设计 电工电子实验教学中心
EDA-型实验系统介绍 1、系统整体结构图 将要用到的主要模块 ■8位七段数码管显示模块 16×16点阵模块; ■CPLD/FPGA适配器接口; 2位按键输入模块」 18位拨码开关输入模块; ■蜂鸣器输出模块 可调数字信号源; 8×2LED灯
一、EDA-V型实验系统介绍 1、系统整体结构图 2、将要用到的主要模块 ▪8位七段数码管显示模块； ▪16×16点阵模块； ▪CPLD/FPGA适配器接口； ▪12位按键输入模块； ▪18位拨码开关输入模块； ▪蜂鸣器输出模块； ▪可调数字信号源； ▪8×2LED灯
VCC/GND 接口 TAG 话筒/ 号源输/平蜂 模拟信 扩展RS2按日口制及输 入输出涠鸣电源 液晶显示模块 入输出 端口节|器 8×2LED灯 EEPROM|电阻电容 扩展区 PAC适配器 单片机及自由扩展区 8位七段数码管及 RS232接口 键盘 A/D CPLD/FPGA 转换电路 适配器 芯片选 择开关 数字时钟|DA 信号源转换 电路 按键输入区 拨码开关输入区 16×16点阵 实验系统布局图
液晶显示模块 PAC适配器 CPLD/FPGA 适配器 按键输入区 拨码开关输入区 16×16点阵 8位七段数码管及 键盘 模拟信 号源输 入输出 端口 电 平 调 节 蜂 鸣 器 电源 话筒/ 喇叭控 制及输 入输出 串行 EEPR OM VCC/GND 接口 JTAG 扩展RS232接口 8×2 LED灯 EEPROM 单片机及 RS232接口 数字时钟 信号源 D/A 转换 电路 芯片选 择开关 A/D 转换电路 自由扩展区 电阻/电容 扩展区 实验系统布局图
fmmmmammm LEoxs 3 DI SPLAY II B日日BB日 PESYE-u8.*M*s ooooooee ooe 达 A/D o8 盛 科 技 D/A 需我宁学品a 14 Aloodoioopi EDA-V
8位七段数码管显示模块 数码管为共阴数码管。本模块的输入口共有11个,其中8 个段信号输入口,分别为A、B、C、D、E、F、G、DP;3个 位信号输入口,分别为SEL0、SELI、SEL2。其中SEL0、 SEL1、SEL2位于16×16点阵模块区,它们经3-8译码器后送给 数码管作位选信号,最左边为第一位,对应关系如下表: 接口序号 数码管状态 SEL2 SELI SELO 第1位亮 0 第2位亮 第3位亮 0 第4位亮 第5位亮 第6位亮 0 100 第7位亮 0 第8位亮
8位七段数码管显示模块： 数码管为共阴数码管。本模块的输入口共有11个，其中8 个段信号输入口，分别为A、B、C、D、E、F、G、DP；3个 位信号输入口，分别为SEL0、 SEL1、 SEL2。其中SEL0、 SEL1、 SEL2位于16×16点阵模块区，它们经3-8译码器后送给 数码管作位选信号，最左边为第一位，对应关系如下表： 接口序号 数码管状态 SEL2 SEL1 SEL0 1 1 1 第1位亮 1 1 0 第2位亮 1 0 1 第3位亮 1 0 0 第4位亮 0 1 1 第5位亮 0 1 0 第6位亮 0 0 1 第7位亮 0 0 0 第8位亮
i SELl DI SPLAY II SEL3 日日a日旧B日日
返回
6×16点阵模块; EL3SEL2 SELISEL0点亮列号 第1列 列选信号为 第2列 SEL0~SEL3经4 第3列 16线译码器后给 0 第4列 出,最右边为第 第5列 列;行选信号 0 第6列 为L0~L15,最上 0000 第7列 方为第一行。 第8列 第9列 0 第10列 第11列 第12列 0 第13列 第14列 第15列 0000第16列
16 ×16点阵模块； 列选信号为 SEL0 ～SEL3 经 4 - 16线译码器后给 出，最右边为第 一列；行选信号 为L0～L15，最上 方为第一行。 SEL3 SEL2 SEL1 SEL0 点亮列号 1 1 1 1 第1列 1 1 1 0 第2列 1 1 0 1 第3列 1 1 0 0 第4列 1 0 1 1 第5列 1 0 1 0 第6列 1 0 0 1 第7列 1 0 0 0 第8列 0 1 1 1 第9列 0 1 1 0 第10列 0 1 0 1 第11列 0 1 0 0 第12列 0 0 1 1 第13列 0 0 1 0 第14列 0 0 0 1 第15列 0 0 0 0 第16列
国2|3 达 盛 89|A|B STEP 科 EXT ENTER 技 CIR SHIFT 16 返回
返回
CPLD/FPGA适配器接口: 下载该芯片时将芯片选择开关拨向CPLD。 12位按键输入模块 开关弹起时为高电平,按下时为低电平。输出口最左边对 应开关K1。 18位拨码开关输入模块: 开关拨向下时为低电平,拨向上时为高电平。输出口最左 边对应开关D17,最右边对应开关D0。 ■蜂鸣器输出模块; 当输入口 BELL I输入高电平时,蜂鸣器响
▪CPLD/FPGA适配器接口： 下载该芯片时将芯片选择开关拨向CPLD。 ▪18位拨码开关输入模块： 开关拨向下时为低电平，拨向上时为高电平。输出口最左 边对应开关D17，最右边对应开关D0。 ▪蜂鸣器输出模块； 当输入口BELL_IN输入高电平时，蜂鸣器响。 ▪12位按键输入模块 开关弹起时为高电平，按下时为低电平。输出口最左边对 应开关K1
ispPAC20 OUT 8888 日日 Altera F3 10K10 甲Nc高品RR e-y 0 A四RA 45 A/D °8A8864 冫s。 183033 QLJPIN s
