第31卷第6期 微电子学 Vol.31,No 6 2001年12月 M icroelectronics Dec.2001 文章编号：1004-3365(2001)06-0451-04 一种高速直接数字频率合成器及其FPGA实现 唐长文，闵吴 (复旦大学专用集成电路与系统国家实验室，上海200433) 摘，要：介绍了一种用于QAM调制和解调的直接数字频率合成器，该电路同时输出10位正弦 和余弦两种波形，系统时钟频率为50MHz,信号的谐波小宇.72B。输出信号的范围为DC到25 MH乙，信号频率步长为0.0116Hz,相应的转换速度为20ns,建立时间延迟为4个时钟。直接数字 合成器DDFS)采用一种有效查找表的方式生成正弦函数，为了降低ROM的大小，采用了1/8正 弦波形函数压缩算法。直接数字频率合成器的数字部分由X ilinx FPGA实现，最后通过数模转换 器输出。 关键词数字频率合成器；锁相环现场可编程逻辑阵列，查找表，只读存储器 中图分类号.TN431.2 文献标识码：A A D irect D igital Frequency Syn thesizer mplem en ted with FPGA TAN G Zhangwen,M N Hao (S tate K ey L aboratory gf A S IC Systems,Fudan Univ.,Shanghai 200433,P.R.China) Abstract A direct digital frequency synthesizer (DDFS)used for QAM modulation and demodulation is presented,which synthesizes a 10-b output sine and cosine wave w ith a spectral purity of-70 dB at 50MHz.The synthesizer covers a bandw idth from de to 25M Hz in 0.0116 Hz step w ith a corresponding sw itching speed of 20 ns and a tuning latency of 4 clck cycles.An efficient look-up table method for calculating the sine function is used, and a compressed algorithm that only calculates 1/8 sine function is employed to reduce the volume of ROM.The whole digital system is mplem ented w ith Xilinx FPGA,and the digital signals are output through two DA converters. Key words Digital frequency synthesizer,Phase bcked loop;FPGA;Look up table;ROM EEACC:1265 引 言 传统的宽带频率合成器采用锁相环结构。直接 数字频率合成器比锁相环结构具有更多的优点：建 图2QAM解调 立时间快转换时间快，频率精度高、频率纯度高、频 本文的直接数字频率合成器核心采用的结构最 带宽等。因此，直接数字频率合成技术在CDMA数 先由T ieney、Rader和Gold提出，如图3所示。它 字蜂窝电话、宽带无线LAN网、HDTV中得到广泛 的应用。特别地，随着模数转换器(ADC)四技术的 利用可溢出的L位累加器（或称相位累加器）产生 发展，使得直接数字频率合成更适合RF应用，如图 正弦函数的相位变量。相位累加器每溢出一次，就代 1QAM调制和图2QAM解调。 表正弦波形一个周期。相位累加器输入的频率控制 字(FCW)来控制生成的正弦波形的频率。正弦函 数发生器是存有正弦采样值的ROM查找表。这种 频率合成方法可以在不增加ROM查找表容量的情 况下，获得高的频率精度。相位累加器每增加一位， 频率精度就提高2倍。直接数字频率合成器的输出 图1QAM调制 频率f可以由下式确定 收稿日期：2001-01-19定稿日期2001-04-05 1995-2004 Tsinghua Tongfang Optical Disc Co.,Ltd.All rights reserved收稿日期: 2001201219; 定稿日期: 2001204205 文章编号: 100423365 (2001) 0620451204 一种高速直接数字频率合成器及其 FPGA 实现 唐长文, 闵 昊 (复旦大学 专用集成电路与系统国家实验室, 上海 200433) 摘 要: 介绍了一种用于QAM 调制和解调的直接数字频率合成器, 该电路同时输出 10 位正弦 和余弦两种波形, 系统时钟频率为 50M H z, 信号的谐波小于- 72 dB。输出信号的范围为DC 到 25 M H z, 信号频率步长为 010116 H z, 相应的转换速度为 20 n s, 建立时间延迟为 4 个时钟。直接数字 合成器(DD FS) 采用一种有效查找表的方式生成正弦函数, 为了降低 ROM 的大小, 采用了 1ö8 正 弦波形函数压缩算法。直接数字频率合成器的数字部分由 X ilinx FPGA 实现, 最后通过数模转换 器输出。 关键词: 数字频率合成器; 锁相环; 现场可编程逻辑阵列; 查找表; 只读存储器 中图分类号: TN 43112 文献标识码: A A D irect D ig ita l Frequency Syn thesizer Im plem en ted w ith FPGA TAN G Zhang2w en, M IN H ao (S tate K ey L aboratory of A S IC & S y stem s, F ud an U niv1, S hang hai 200433, P 1 R 1 Ch ina) Abstract: A direct digital frequency synthesizer (DD FS) used fo r QAM modulation and demodulation is p resented, w h ich synthesizes a 102b output sine and co sine w ave w ith a spectral purity of - 70 dB at 50M H z1 T he synthesizer covers a bandw idth from dc to 25M H z in 010116 H z step w ith a co rresponding sw itch ing speed of 20 ns and a tuning latency of 4 clock cycles1 A n efficient look2up table m ethod fo r calculating the sine function is used, and a comp ressed algo rithm that only calculates 1ö8 sine function is emp loyed to reduce the vo lum e of ROM 1 T he w ho le digital system is imp lem ented w ith X ilinx FPGA , and the digital signals are output th rough tw o DöA converters1 Key words: D igital frequency synthesizer; Phase locked loop; FPGA ; L ook up table; ROM EEACC: 1265 1 引 言 传统的宽带频率合成器采用锁相环结构。直接 数字频率合成器比锁相环结构具有更多的优点: 建 立时间快、转换时间快, 频率精度高、频率纯度高、频 带宽等。因此, 直接数字频率合成技术在CDM A 数 字蜂窝电话、宽带无线LAN 网、HD TV 中得到广泛 的应用。特别地, 随着模数转换器(ADC) [ 1 ]技术的 发展, 使得直接数字频率合成更适合 R F 应用, 如图 1 QAM 调制和图 2 QAM 解调。 图 1 QAM 调制 图 2 QAM 解调 本文的直接数字频率合成器核心采用的结构最 先由 T ieney、R ader 和 Go ld 提出[ 2 ] , 如图 3 所示。它 利用可溢出的L 位累加器(或称相位累加器) 产生 正弦函数的相位变量。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器输入的频率控制 字 (FCW ) 来控制生成的 正弦波形的频率。正弦函 数发生器是存有正弦采样值的 ROM 查找表。这种 频率合成方法可以在不增加 ROM 查找表容量的情 况下, 获得高的频率精度。相位累加器每增加一位, 频率精度就提高 2 倍。直接数字频率合成器的输出 频率 f out可以由下式确定: 第 31 卷第 6 期 2001 年 12 月 微 电 子 学 M icroelectron ics V o l131, № 6 D ec12001 © 1995-2004 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved