3考虑级数的逻辑设计 ·当逻辑电路的级数增多时，由于传输延迟时间增 大，以致造成电路的工作速度不能满足要求。此时应 设法压缩电路的级数，且使其在满足速度要求的前提 下最简： ·当电路要求门电路的扇入系数或扇出系数超出现 有组件的技术指标时，应采用增加电路级数的办法， 并使所设计的电路在满足现有组件的扇入或扇出系数 的前提下为最简： ●压缩级数和增加级数的设计思想是互斥的。 3 考虑级数的逻辑设计 ● 当逻辑电路的级数增多时，由于传输延迟时间增 大，以致造成电路的工作速度不能满足要求。此时应 设法压缩电路的级数，且使其在满足速度要求的前提 下最简； ● 当电路要求门电路的扇入系数或扇出系数超出现 有组件的技术指标时，应采用增加电路级数的办法， 并使所设计的电路在满足现有组件的扇入或扇出系数 的前提下为最简； ● 压缩级数和增加级数的设计思想是互斥的