第36卷第1期 微电子学 Vol.36.No 1 2006年2月 Microelectronics Feb.2006 一种100MHz采样频率CMOS采样/保持电路 谭珺，唐长文，闵吴 (复旦大学专用集成电路与系统国家重点实验室，上海200433) 摘要：设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器，可在达到高 增益高带宽的同时最大程度地减小功耗：优化了采样开关，获得了良好的线性度，减少了输出误差： 电路的采样频率达到100MHz。采用Charter半导体公司的0.35m标准CMOS工艺库，对整体 电路和分块电路进行了性能分析和仿真。 关键词：AD转换器；采样/保持电路；增益自举运算放大器 中图分类号：TN432 文献标识码：A 文章编号：1004-3365(2006)01-0090-04 A CMOS High-Speed Sample-and-Hold Amplifier TAN Jun,TANG Zhang-wen,MIN Hao (State Key Laboratory of ASIC System,Fudan University.Shanghai 200433.P.R.China) Abstract:The fundamental theory of the sample and hold circuit is analyzed.A fully differential CMOS sample- and-hold amplifier (SHA)is designed using a gain-booster circuit.for which a sampling rate of 100 MHz has been achieved.The circuit is simulated and analyzed,together with its blocks,based on Charter's 0.35 um standard CMOS process Key words:Analog-to-digital converter;Sample and hold circuit;Gain-booster amplifier EEACC:1265H 要。 1 引言 在MOS电路中，最简单的采样保持电路只需 要一个MOS开关和保持电容就可以实现。但是， 纵观当今集成电路的发展方向，数字电路的发 由于MOS开关固有的电荷注入与时钟馈通效应， 展可谓是日新月异。但是不可否认，模拟电路在这 使得这一简单的采样/保持电路很难满足实际的应 个模拟的世界中仍然占有一席之地。相对而言，模 用要求。现在通常采用的底极板采样技术，几乎完 拟和数字接口电路的设计在很长一段时间内没有得 全抑制了在采样时刻由开关的电荷注入和时钟馈通 到足够的重视和发展，加之模拟设计软件也不够成 引入的非线性误差。 熟，模拟接口电路的发展落后于数字电路的发展。 本文介绍的采样保持电路采用全差分结构。这 因此，在一些包括模数接口的电子系统中，接口电路 种结构可以很好地消除直流偏置和偶次谐波失真， 的性能（如速度、精度）成为限制整个系统性能的瓶 抑制来自衬底的共模噪声：使用栅压自举的开关，使 颈。 采样开关栅压随输入信号的变化而等量变化，不受 作为模拟电路和数字电路的接口模块，A/D转 输入信号幅度的影响：使用套筒式增益自举运算放 换器中的保持电路是整个电路的核心模块。在流水 大器，协调运算放大器有限的增益和所需建立时间 线结构的A/D转换电路中，采样保持电路通常是功 的问题。与文献[1]中的采样保持电路相比，本文的 耗最大的模块。此外，采样保持电路的性能决定了 电路结构简单、速度快、精度高、功耗少。该电路在 整个A/D转换器的性能。随着技术的发展，高速度3.3V电源电压下实现了100MHz采样频率，采样 高精度已成为设计流水线A/D转换器的目标，因 精度可以达到10位以上，适用于流水线A/D转换 此，一个高速高精度的采样保持电路就显得尤为重 器的前端采样部分：同时，也可以应用于其他高速模 收稿日期：2005-05-12；定稿日期：2005-07-16 基金项目：上海市科学技术委员2003年度集成电路设计科技专项资助(SDC项目编号：037062019)收稿日期:2005-05-12; 定稿日期:2005-07-16 基金项目:上海市科学技术委员2003年度集成电路设计科技专项资助(SDC项目编号:037062019) 一种100MHz采样频率CMOS采样/保持电路 谭 珺,唐长文,闵 昊 (复旦大学 专用集成电路与系统国家重点实验室,上海 200433) 摘 要: 设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器,可在达到高 增益高带宽的同时最大程度地减小功耗;优化了采样开关,获得了良好的线性度,减少了输出误差; 电路的采样频率达到100MHz。采用 Charter半导体公司的0.35µm 标准 CMOS工艺库,对整体 电路和分块电路进行了性能分析和仿真。 关键词: A/D转换器;采样/保持电路;增益自举运算放大器 中图分类号: TN432 文献标识码: A 文章编号:1004-3365(2006)01-0090-04 ACMOSHigh-SpeedSample-and-HoldAmplifier TANJun,TANGZhang-wen,MIN Hao (StateKeyLaboratoryofASIC & System,FudanUniversity,Shanghai200433,P.R.China) Abstract: Thefundamentaltheoryofthesampleandholdcircuitisanalyzed.AfullydifferentialCMOSsample￾and-holdamplifier(SHA)isdesignedusingagain-boostercircuit,forwhichasamplingrateof100 MHzhasbeen achieved.Thecircuitissimulatedandanalyzed,togetherwithitsblocks,basedonCharter’s0.35µmstandard CMOSprocess. Keywords: Analog-to-digitalconverter;Sampleandholdcircuit;Gain-boosteramplifier EEACC: 1265H 1 引 言 纵观当今集成电路的发展方向,数字电路的发 展可谓是日新月异。但是不可否认,模拟电路在这 个模拟的世界中仍然占有一席之地。相对而言,模 拟和数字接口电路的设计在很长一段时间内没有得 到足够的重视和发展,加之模拟设计软件也不够成 熟,模拟接口电路的发展落后于数字电路的发展。 因此,在一些包括模数接口的电子系统中,接口电路 的性能(如速度、精度)成为限制整个系统性能的瓶 颈。 作为模拟电路和数字电路的接口模块,A/D 转 换器中的保持电路是整个电路的核心模块。在流水 线结构的 A/D转换电路中,采样保持电路通常是功 耗最大的模块。此外,采样保持电路的性能决定了 整个 A/D转换器的性能。随着技术的发展,高速度 高精度已成为设计流水线 A/D 转换器的目标,因 此,一个高速高精度的采样保持电路就显得尤为重 要。 在 MOS电路中,最简单的采样保持电路只需 要一个 MOS开关和保持电容就可以实现。但是, 由于 MOS开关固有的电荷注入与时钟馈通效应, 使得这一简单的采样/保持电路很难满足实际的应 用要求。现在通常采用的底极板采样技术,几乎完 全抑制了在采样时刻由开关的电荷注入和时钟馈通 引入的非线性误差。 本文介绍的采样保持电路采用全差分结构。这 种结构可以很好地消除直流偏置和偶次谐波失真, 抑制来自衬底的共模噪声;使用栅压自举的开关,使 采样开关栅压随输入信号的变化而等量变化,不受 输入信号幅度的影响;使用套筒式增益自举运算放 大器,协调运算放大器有限的增益和所需建立时间 的问题。与文献[1]中的采样保持电路相比,本文的 电路结构简单、速度快、精度高、功耗少。该电路在 3.3V 电源电压下实现了100 MHz采样频率,采样 精度可以达到10 位以上,适用于流水线 A/D 转换 器的前端采样部分;同时,也可以应用于其他高速模 第 36 卷第 1 期 2006年2月 微 电 子 学 Microelectronics Vol.36,№ 1 ================================================== Feb.2006