实验八0809A/D转换实验 一、 实验目的 1、了解ADC0809的工作原理。 2、了解用扫描方式驱动七段码管显示的工作原理。 3、了解时序电路FPGA的实现。 4、学习用HDL语言来描述时序电路的过程。 二、硬件要求 1、可变时钟源。 2、七段码显示。 3、A/D转换芯片ADC0809 4、主芯片EP1K10TC100一3。 5、三个拨动开关，进行地址选择。 三、实验原理 该实验是利用FPGA控制ADC08O9的时序，进行AD转换，然后将ADCO809转换后的数 据以十六进制的数据显示出来。 ADCO809是8位8通道的逐次比较式AD转换芯 8 一N2 IN4- -N1 片。该芯片管脚如右图所示。芯片引脚及其说明如下： 27 IN5- -NO D0-D7(2-8-2-1):8位双先三态数据线。 Ih6- -ADO A ADDA、ADDB、ADDC:通道选择地址。 N7-5 24A0 START-6 23 -ADO C OUTPUT ENABLE:输出允许控制。 EOC-7 22 -ALE Clock:ADC转换时钟。 258 21-21MSB Vref+、Vref一：正负参考电压。 OUTPUT ENABLE- 20 -22 INO一IN7:8个模拟信号输入通道。 71o 23 YCC-11 18 24 START:AD转换启动信号。 Vo(+)12 28L58 EOC:AD转换结束信号。 GHD- 下r-) ALE:通道地址锁存信号。 27 20 ADC0809的工作时序如下图所示。其详细工作过 程可查阅其他资料。 本实验FPGA实现时必须严格遵守ADC0809的工作时序，在编写其驱动代码时尤其要注 意。ADCO809的时钟信号从FPGA获取，FPGA的时钟在50OKHz至80OKHz都可以选择。现具 体介绍代码编写思想： 首先将要转换的ADCO8O9的地址输出，然后产生ALE信号的，在该信号的上升沿，地 址被打入ADC0809的地址锁存器，这样就选中了对应的通道。地址产生结束后，便可产生 START信号，使ADC0809开始进行AD转换，需要注意的是，在ADC0809转换期间，输入的 模拟信号必须稳定，否则可能出现比较大的误差。在地址锁存并且启动转换后，E0C便会呈 现低电平，知道AD转换结束，所以FPGA在EOC从低电平变成高电平之前，不能读取ADC 的转换数据。在EOC变成高电平之后，FPGA便可将OUTPUT INPUT信号拉高，这样ADC转换 的数据就会呈现在数据线上，FPGA读入该数据后，在8位七段码管上显示出来，这就是整 个实验过程的工作流程。实验八 0809A/D 转换实验 一、 实验目的 1、 了解 ADC0809 的工作原理。 2、 了解用扫描方式驱动七段码管显示的工作原理。 3、 了解时序电路 FPGA 的实现。 4、 学习用 VHDL 语言来描述时序电路的过程。 二、 硬件要求 1、 可变时钟源。 2、 七段码显示。 3、 A/D 转换芯片 ADC0809 4、 主芯片 EP1K10TC100—3。 5、 三个拨动开关，进行地址选择。 三、 实验原理 该实验是利用 FPGA 控制 ADC0809 的时序，进行 AD 转换，然后将 ADC0809 转换后的数 据以十六进制的数据显示出来。 ADC0809 是 8 位 8 通道的逐次比较式 AD 转换芯 片。该芯片管脚如右图所示。芯片引脚及其说明如下： D0－D7（2－8－2－1）：8 位双先三态数据线。 ADDA、ADDB、ADDC：通道选择地址。 OUTPUT ENABLE：输出允许控制。 Clock：ADC 转换时钟。 Vref＋、Vref－：正负参考电压。 IN0－IN7：8 个模拟信号输入通道。 START：AD 转换启动信号。 EOC：AD 转换结束信号。 ALE：通道地址锁存信号。 ADC0809 的工作时序如下图所示。其详细工作过 程可查阅其他资料。 本实验 FPGA 实现时必须严格遵守 ADC0809 的工作时序，在编写其驱动代码时尤其要注 意。ADC0809 的时钟信号从 FPGA 获取，FPGA 的时钟在 500KHz 至 800KHz 都可以选择。现具 体介绍代码编写思想： 首先将要转换的 ADC0809 的地址输出，然后产生 ALE 信号的，在该信号的上升沿，地 址被打入 ADC0809 的地址锁存器，这样就选中了对应的通道。地址产生结束后，便可产生 START 信号，使 ADC0809 开始进行 AD 转换，需要注意的是，在 ADC0809 转换期间，输入的 模拟信号必须稳定，否则可能出现比较大的误差。在地址锁存并且启动转换后，EOC 便会呈 现低电平，知道 AD 转换结束，所以 FPGA 在 EOC 从低电平变成高电平之前，不能读取 ADC 的转换数据。在 EOC 变成高电平之后，FPGA 便可将 OUTPUT INPUT 信号拉高，这样 ADC 转换 的数据就会呈现在数据线上，FPGA 读入该数据后，在 8 位七段码管上显示出来，这就是整 个实验过程的工作流程