课程内容(四) • 设计约束（ Constraint） – 设置设计环境

点击下载：北京大学微电子学系：《数字集成电路设计入门——从HDL到版图》课程教学资源（PPT课件讲稿）第二章 Verilog应用、第三章 Cadence仿真器、第四章设计举例、第五章 Verilog的词汇约定（Lexical convention）（于敦山）

正在加载图片...

课程内容(四) 设计约束( Constraint) 设置设计环境设置设计约束设计优化设计编译 FSM的优化产生并分析报告 ·实验(2)课程内容(四) • 设计约束（ Constraint） – 设置设计环境 – 设置设计约束 • 设计优化 – 设计编译 – FSM的优化 • 产生并分析报告 • 实验 (2)

<<向上翻页向下翻页>>