DRAM的结构 刷新时钟 刷新 多路控制 RAS CAS WE RAO-RA6 MA-MA 算 行/列 刷新 刷新 2116 计数器AA6多路|A~A1,多路 存储器 器 器 数据输入数据输出 硬 技 地址总线 数据总线 211616K×1位DRAM芯片 塞RAo~RA6:刷新地址 0~A13:总线地址 础RAS:行地址选通 CAS:列地址选通计 算 机 硬 件 技 术 基 础 DRAM的结构 2116: 16K×1位DRAM芯片 RA0~RA6 : 刷新地址 A0~A13: 总线地址 RAS: 行地址选通 CAS: 列地址选通 刷新 计数器 刷新 多路 器 A0 A6 数据输入 数据输出 刷新时钟 刷新 多路控制 ~ 2116 存储器 地址总线 数据总线 行/列 多路 器 RAS CAS WE A0~A6 A7~A13 RA0~RA6 MA0~MA6