」〓 lP/N:71.73350.034 Apace 计算机硬件技术基础 第五章内部存储器 51存储系统概述 5.2内部存储器的作用及其分类 53半导体存储器的组成及工作原理 54内存的工作模式及主流技术 5.5内存的管理 作业:1、2、3、4、5、7
第五章 内部存储器 5.1 存储系统概述 5.2 内部存储器的作用及其分类 5.3 半导体存储器的组成及工作原理 5.4 内存的工作模式及主流技术 5.5 内存的管理 计 算 机 硬 件 技 术 基 础 作业：1、2、3、4、5、7
5.1存储系统概述 存储系统是计算机的重要组成部分,用来存储计算机工作 需要的信息(程序和数据)的部件,构成计算机的信息记忆 。功能。存储器可分为两大类:内部存储器和外部存储器 算 CPU \速度块 寄存器 容量小 微机存储系统 硬件技 的层次结构 L1级 高速缓存 L2级 高速缓存 内部存储器↑ 主存储器 速度慢 容量大 外部存储器↓ 外部存储器(磁盘、光盘、磁带等) 础
计 算 机 硬 件 技 术 基 础 5.1 存储系统概述 存储系统是计算机的重要组成部分,用来存储计算机工作 需要的信息（程序和数据）的部件，构成计算机的信息记忆 功能。存储器可分为两大类：内部存储器和外部存储器 内部存储器↑ 外部存储器↓ 微机存储系统 的层次结构
5.2内部存储器的作用及其分类 通过接口 通过总线 00000000 算 小存(数据传输速度慢〉内存储器(数据传输速度快)。中央 储器 0处理器 000000000 硬 内存储器均为半导体存储器,外存储器有磁性存储器、 “光存体和计号储三种 x内存的作用 运行程序; 暂存常用的程序、数据; 础 与外存储器、外设交换数据的缓冲存储
计 算 机 硬 件 技 术 基 础 5.2 内部存储器的作用及其分类 内存储器均为半导体存储器，外存储器有磁性存储器、 光存储器和半导体存储器三种。 5.2.1 内存的主要作用 内存的作用： • 运行程序； • 暂存常用的程序、数据； • 与外存储器、外设交换数据的缓冲存储。 中央 处理器 数据传输速度慢 内存储器 通 过 总 线 通 过 接 口 外存 储器
522内存的分类 半随机存储器动态存储器(DRAM) 导(AMRm静态存储器(SRAM 体 Access Memory) 算,存 可编程只读存储器(PRON 祝储(只读存储器可擦除可编程只读存储器( EPROM 器0Mem0o电可擦除可编程只读存储器 EEPROM)) 闪烁存储器( Flash Memory) 硬件技木基础 DRAM: Dynamic RAM SRAM: Static RAM PROM: Programmable ROM EPROM: Erasable PROm EEPROM: Electrically EPROM
计 算 机 硬 件 技 术 基 础 半 导 体 存 储 器 随机存储器 (RAM: Random Access Memory) 只读存储器 (ROM: Read Only Memory) 闪烁存储器(Flash Memory) 动态存储器(DRAM) 静态存储器(SRAM) 可擦除可编程只读存储器(EPROM) 电可擦除可编程只读存储器(EEPROM) 可编程只读存储器(PROM) DRAM: Dynamic RAM SRAM: Static RAM PROM: Programmable ROM EPROM: Erasable PROM EEPROM: Electrically EPROM 5.2.2 内存的分类
523内存的主要技术指标 y存储容量:存储器可以容纳的二进制信息量称为存储容量。 以字节(BBye)为单位 1KB=210=1024B 算 1MB=220=1024KB=1,048576B 1GB=230=1024MB=1.048576KB=1,073,741.824B 硬。速度:读取时间=存储器从接收读出命令到被读出信息稳 定在MDR( Memory Data Register)的输出端为止的时间, 件般单位为nm10秒少 技·DRAM芯片:一般为几十ns。目前由DRAM芯片构成 的内存条(模块):突发传送模式下读写速度可以达到 2ns。如DDR400的极限速度为2.5ns。 SRAM芯片:几个~十几ns。 础 带宽:(存储器位数/8)读取速度峰值,单位为MB/s
计 算 机 硬 件 技 术 基 础 5.2.3 内存的主要技术指标 ➢存储容量：存储器可以容纳的二进制信息量称为存储容量。 以字节(B:Byte)为单位。 1KB = 210 = 1024B 1MB = 220 = 1024KB = 1,048,576B 1GB = 230 = 1024MB = 1,048,576KB = 1,073,741,824B ➢速度：读取时间=存储器从接收读出命令到被读出信息稳 定在MDR(Memory Data Register)的输出端为止的时间， 一般单位为ns(10-9秒)。 ▪ DRAM芯片：一般为几十ns。目前由DRAM芯片构成 的内存条(模块)：突发传送模式下读写速度可以达到 2ns。如DDR400的极限速度为2.5ns。 ▪ SRAM芯片：几个~十几ns。 带宽：(存储器位数/8)X读取速度峰值，单位为MB/s
523内存的主要技术指标 错误校验:内存在读写过程中检测和纠正错误的能力,常 用的错误校验方式有 Parity、ECC和SPD 计·奇偶校验Pa:每个字节增加位,共9位,增加的 算一位由于奇校验或偶校验。只有检错能力 EcC( Error Checking and Correcting),一般每64位增 硬 加8位。由于差错控制。ECC的功能不但使内存具有数 据检错能力,而且具备了数据纠错功能。 >SPD( Serial Presence detect串行存在探测):用1个小容 技量 EEPROM芯片,记录内存的速度、容量、电压与行、列 地址带宾警数信息:学开机时Q将动读取sPD 基。时间、及各种延时)。 础
计 算 机 硬 件 技 术 基 础 ➢错误校验：内存在读写过程中检测和纠正错误的能力，常 用的错误校验方式有Parity、ECC和SPD ▪ 奇偶校验(Parity)：每个字节增加一位，共9位，增加的 一位由于奇校验或偶校验。只有检错能力。 ▪ ECC(Error Checking and Correcting)，一般每64位增 加8位。由于差错控制。ECC的功能不但使内存具有数 据检错能力，而且具备了数据纠错功能。 ➢SPD(Serial Presence Detect串行存在探测)：用1个小容 量EEPROM芯片，记录内存的速度、容量、电压与行、列 地址带宽等参数信息。当开机时PC的BIOS将自动读取SPD 中记录的信息，以完成正确的硬件参数设置(如外频、读取 时间、及各种延时)。 5.2.3 内存的主要技术指标
5.3半导体存储器的组成及工作原理 53.1随机存储器RAM SRAM工作原理 ,SRAM基本存储电路单元:双稳态触发器 算 Q R 硬件技木基础 Q 与非门特性 输入输出 D 00 0/1 01 k 110
计 算 机 硬 件 技 术 基 础 5.3 半导体存储器的组成及工作原理 5.3.1 随机存储器RAM ➢ SRAM工作原理 SRAM基本存储电路单元：双稳态触发器 Q Q R S Q Q R S 与非门特性 输入 输出 0 0 1 0 1 1 1 0 1 1 1 0 0/1 D Q ck
53半导体存储器的组成及工作原理 E DoD 0/1 使能 R读/写 0/1Q 算 0/1 0/1 0/1( 硬件技木基础 0/1:Q 0/1 0/1 R∧存储阵列 寄存器
计 算 机 硬 件 技 术 基 础 D0~D7 D0 0/1 Q0 D1 0/1 Q1 D2 0/1 Q2 D3 0/1 Q3 D4 0/1 Q4 D5 0/1 Q5 D6 0/1 Q6 D7 0/1 Q7 ck 寄存器 5.3 半导体存储器的组成及工作原理 R/W E 使能 读/写 R/W D0~D7 E0 E1 E2 E3 存储阵列
5.3半导体存储器的组成及工作原理 实际的CMOS双稳态触发器:T和T构成触发器,T3和T4 分别作为T1和T2的负载电阻。T1截止而T2导通时的状态称 计为“1。相反的状态称为“0 算机硬件技术基础 选择线 读出:置选择线为高电 平,使T5和T6导通,从 O线输出原存的信息。 写入:置选择线为高电 平,使T5和T6导通,写 TI 入数据使ⅣO线呈相应电
计 算 机 硬 件 技 术 基 础 ▪读出：置选择线为高电 平，使T5和T6导通，从 I/O线输出原存的信息。 ▪写入：置选择线为高电 平，使T5和T6导通，写 入数据使I/O线呈相应电 平。 A B T1 T2 T3 T4 T5 选择线 I/O I/O Vcc T6 实际的CMOS双稳态触发器：T1和T2构成触发器，T3和T4 分别作为T1和T2的负载电阻。T1截止而T2导通时的状态称 为“1”。相反的状态称为“0”。 5.3 半导体存储器的组成及工作原理
SRAM的芯片结构 SRAM芯片:内部由存储矩阵、地址译码器、存储 控制逻辑和WO缓冲器组成 算 AO Al 地址译码器 双向 缓冲 存储阵列 硬 控制逻辑 技 ~AM;地址线mm OE Do~DN数据线 基RDMR:读写控制 CE OE R/W Ai Di 0 XX X X无操作 础OE:输出允许 0写地址写数据写 CE:片选 111读地址读数据读
计 算 机 硬 件 技 术 基 础 SRAM的芯片结构 SRAM芯片：内部由存储矩阵、地址译码器、存储 控制逻辑和I/O缓冲器组成。 地 址 译 码 器 ． ． ． 存储阵列 ． ． ． 双向 缓冲 器 ． ． ． 控制逻辑 D0 D1 DN-1 RD/WR CE OE ． ． ． A0 A1 AM-1 A0~AM-1 : 地址线 D0~DN-1 : 数据线 RD/WR: 读写控制 OE: 输出允许 CE: 片选 CE OE R/W Ai Di 0 X X X X 1 X 0 写地址 写数据 1 1 1 读地址 读数据 无操作 写 读