8.试用3-8译码器74S138和门电路实观一个判别电路，输入为3位二进制代码(ABC), 当输入代码能被3整除时，电路输出F为“1“，否则为“0”。 7LS138 要求：(1)列出真值表： (2)写出F的表达式： (3)用与非门完成图8的连接。 图8 《电工电子技术(2)》练习题(3) 第八章：时序逻舞电路 一、单项选择愿 1当边沿K触发器的J-K-0时，触发器的次态是() AO BO c.0 D.1 2.某计数器最大输入脉冲数为12。组成该计数器所雷最少的触发器个数有) A2 B3 C.4 D.15 3.题3图所示为术触发器及时钟脉冲P及J,K输入波形，则其Q端的输出波形 为圳) 4逻辑电路如题4图所示，已知Q瑞输出账冲的频率为6，则输入时钟脉冲CP的類率 为() B C.26 D.4f 2 5.设5图触发器的初始状志为0，己知时钟脉冲CP波形如图所示，则Q端的波形为 A.①D B② c③ D④ CP. 题3图 恩4图 题5图 6题6图所示各触发器的初态为逻辑0，在C脉冲到米后，Q的状老仍保持不变的是 11 8.试用 3-8 译码器 74LS138 和门电路实现一个判别电路，输入为 3 位二进制代码（ABC）， 当输入代码能被 3 整除时，电路输出 F 为“1”，否则为“0”。 要求：(1)列出真值表； (2)写出 F 的表达式； (3)用与非门完成图 8 的连接。 图 8 《电工电子技术（2）》练习题（3） 第八章：时序逻辑电路 一、单项选择题 1.当边沿 JK 触发器的 J=K=0 时，触发器的次态是( ) A. n Q B. n Q C.0 D.1 2.某计数器最大输入脉冲数为 12，组成该计数器所需最少的触发器个数为( ) A.2 B.3 C.4 D.15 3．题 3 图所示为 J—K 触发器及时钟脉冲 CP 及 J、K 输入波形，则其 Q 端的输出波形 为( ) 4.逻辑电路如题 4 图所示，已知 Q2 端输出脉冲的频率为 f2，则输入时钟脉冲 CP 的频率 为 ( ) A. 1 4 f2 B. 1 2 f2 C. 2f2 D. 4f2 5.设题 5 图触发器的初始状态为 0，已知时钟脉冲 CP 波形如图所示，则 Q 端的波形为 （ ） A.① B.② C.③ D.④ 6.题 6 图所示各触发器的初态为逻辑 0，在 C 脉冲到来后，Q 的状态仍保持不变的是 （ ） 题 3 图 题 4 图 题 5 图