2.锁定模式(LOCK mode):PLL使能 ○在锁定模式，时钟发生器输出时钟信号与输入信号保持锁相 状态。进入锁相状态过程：在旁路模式下，CLKMD.4的 PLL ENABLE=1→启动PLL→进入锁相序列：产生配置的输 出频率，输出与输入锁相，进入锁定模式（之前都是旁路模式）。 ®输出CPU时钟频率（可是输入信号的分频或倍频）由下式确定： PLL MULT2-31) 输出频率= 输入频率 PLL DIV(0~3)+1 3.Idle模式 Idle Configuration Register(ICR) ●为了降低功耗，可以加载Idle配置，执行IDLE指令后，使 DSP的时钟发生器进入Idle模式； o当时钟发生器处于Idle模式时，输出时钟停止（保持高电 平)，CLKOUT引脚被拉为高电平。2.锁定模式(LOCK mode): PLL使能 ⚫在锁定模式,时钟发生器输出时钟信号与输入信号保持锁相 状态。进入锁相状态过程:在旁路模式下,CLKMD.4的 PLL ENABLE=1→启动PLL→进入锁相序列:产生配置的输 出频率,输出与输入锁相,进入锁定模式(之前都是旁路模式)。 ⚫输出CPU时钟频率(可是输入信号的分频或倍频)由下式确定: 3. Idle模式 ⚫为了降低功耗,可以加载Idle配置,执行IDLE指令后,使 DSP的时钟发生器进入Idle模式; ⚫当时钟发生器处于Idle模式时,输出时钟停止(保持高电 平), CLKOUT引脚被拉为高电平。 9 ( (2~31) P 0~3) PLL MUL LL DIV T 1  输出频率 + = 输入频率 Idle Configuration Register (ICR) DSP时钟发生器 ÷ CLKDIV CPU时钟 CPU、外设、 其他器件 CLKIN CLKOUT