第13章存储器与可编程逻辑…… 360 13.1静态RAM… 360 13.2RAM阵列……364 13.3动态RAM… 372 13.3.1DRAM单元的物理设计……………………………………·375 13.3,2分割字线结构…… 376 13.4R○M阵列… 377 用户编程ROM… ........ 379 13.5逻辑阵列… 382 13.5.】可缩程逻辑阵列… 382 3.5.2门阵列… 385 13.6参考资料… 386 13.7习题… 387 第14章系统级物理设计… 390 14.1大规模集成电路的物理设计 390 14.2互连线延时模型… 391 】4.2.}信号延时与连线长度的关系……… 398 14,2.2对互连线延时的考虑 399 14.3串扰…… …399 有关串忧的考虑 403 14.4互连线的尺寸缩小… 404 14,5布局布线… 406 14.6输人和输出电路… …410 14.6.1输入电路… 410 【4,6.2输出驱动器… 414 14.7电源的分配和功耗… 416 同时切换引起的噪声… 418 14.8低功耗设计考虑… 421 14.9参考资料… 422 14.10习题… 423 第15章LS时钟和系统设计… 426 15.1时钟控制触发器… 426 经典的状态机” 427 15.2CMOS时钟方式 429 15.2.1钟控逻辑链… 429 15.2.2动态逻辑链… 437 15.3流水线系统… 439 15.4时钟的产生和分配… 443 【5.4,1时钟的稳定和产生 444 15.4.2时钟布线与驱动器树结构… 446 ·Ⅵ·