0 CLKOUT引脚输出CPU时钟 1 CLKOUT引脚输出 WDCLK时钟 位13-12LPM(1:0)。低功耗模式选择位,这两位声明了CPU在执行IDLE指令时进入哪一种低 功耗方式 00CPU进入IDLE1(LPM0) 01CPU进入IDLE2(LPM1) 1xCPU进入HALT(LPM2) 位11-9PLL时钟预定标选择位,这三位对输入时钟选择PLL倍频系数, CLKPS2 CLKPS1 CLIPS0系统时钟频率 0004*fin 0012*fin 0101.33*fin 0111*fin 1000.8*f 1010.66*fin 1100.57*fin 1110.5*fin 位8保留位 位7 ADC CLKEN。ADC模块时钟使能控制位。 0禁止ADC模块的时钟(即:关断ADC模块以节约能量) 1使能ADC模块的时钟,且正常运行 位6 SCI CLKEN。SCI模块时钟使能控制位。 0禁止SCI模块的时钟(即:关断SCI模块以节约能量) 1使能sCI模块的时钟,且正常运行 位5 SPI CLKEN。SPI模块时钟使能控制位 0禁止SPI模块的时钟(即:关断SPI模块以节约能量) 1使能SPI模块的时钟,且正常运行 位4 CAN CLKEN。CAN模块时钟使能控制位 0禁止CAN模块的时钟(即:关断CAN模块以节约能量) 1使能CAN模块的时钟,且正常运行 位3 EVB CLKEN。EVB模块时钟使能控制位。 0禁止EVB模块的时钟(即:关断EVB模块以节约能量) 1使能EVB模块的时钟,且正常运行 位2 EVA CLKEN。EVA模块时钟使能控制位。 0禁止EVA模块的时钟(即:关断EVA模块以节约能量) 1使能EVA模块的时钟,且正常运行 位1保留位 位0 ILLADR位。无效地址检测位。检测到时置1,产生不可屏蔽中断。 (2)、SCsR2(地址7019H) 保留位 I/P QUAL WD OVERRIDE XMIF HI-Z BOOT EN MP/MC DON PON 位15-7保留位 位6I/ P QUAL,输入时钟限定器。它限定输入到CAP1-6。XINT1-2, AD CSOC以及 PDPINTA/B 引脚上的信号被正确锁存时需要的最少脉冲宽度。脉冲只有达到这个宽度之后内部的输入状态才会改0 CLKOUT 引脚输出 CPU 时 钟 1 CLKOUT 引脚输出 WDCLK 时 钟 位 13-12 LPM（1：0）。低功耗模式选择位，这两位声明了 CPU 在执行 IDLE 指令时进入哪 一 种低 功耗方式。 00 CPU 进 入 IDLE1（ LPM0） 01 CPU 进 入 IDLE2（ LPM1） 1x CPU 进 入 HALT（LPM2） 位 11-9 PLL 时钟预定标选择位，这三位对输入时钟选择 PLL 倍频系数。 CLKPS2 CLKPS1 CL IPS0 系统时钟频率 0 0 0 4* fin 0 0 1 2* fin 0 1 0 1 .33* fin 0 1 1 1* fin 1 0 0 0 .8* fin 1 0 1 0 .66* fin 1 1 0 0 .57* fin 1 1 1 0 .5* fin 位 8 保留位 位 7 ADC CLKEN。ADC 模块时钟使能控制位。 0 禁 止 ADC 模块的时钟（即：关断 ADC 模块以节约能量） 1 使 能 ADC 模块的时钟，且正常运行 位 6 SCI CLKEN。 SCI 模块时钟使能控制位。 0 禁 止 SCI 模块的时钟（即：关断 SCI 模块以节约能量） 1 使 能 SCI 模块的时钟，且正常运行 位 5 SPI CLKEN。 SPI 模块时钟使能控制位。 0 禁 止 SPI 模块的时钟（即：关断 SPI 模块以节约能量） 1 使 能 SPI 模块的时钟，且正常运行 位 4 CAN CLKEN。CAN 模块时钟使能控制位。 0 禁 止 CAN 模块的时钟（即：关断 CAN 模块以节约能量） 1 使 能 CAN 模块的时钟，且正常运行 位 3 EVB CLKEN。EVB 模块时钟使能控制位。 0 禁 止 EVB 模块的时钟（即：关断 EVB 模块以节约能量） 1 使 能 EVB 模块的时钟，且正常运行 位 2 EVA CLKEN。EVA 模块时钟使能控制位。 0 禁 止 EVA 模块的时钟（即：关断 EVA 模块以节约能量） 1 使 能 EVA 模块的时钟，且正常运行 位 1 保留位 位 0 ILLADR 位。无效地址检测位。检测到时置 1，产生不可屏蔽中断。 （ 2） 、SCSR2（地址 7019H） 保 留 位 I/P QUAL WD OVERRIDE XMIF HI-Z BOOT EN MP/MC DON PON 位 15-7 保留位 位 6 I/P QUAL，输 入 时 钟 限 定 器 。它 限 定 输 入 到 CAP1-6。XIN T1-2，AD CSOC 以 及 PDPIN TA/B 引脚上的信号被正确锁存时需要的最少脉冲宽度。脉冲只有达到这个宽度之后内部的输入状态才会改