时序电路的基本单元设计 例:Dfip-fop的设计:p679表8-6 process(clk, d begin if clkevent and clk="l’ then q≤=d; end if end process i d和dlk的任何变化都会导致进程执行 只有在clk上升沿引发的进程执行中,d的变化 才会导致q的变化;时序电路的基本单元设计 例：D flip-flop的设计：p.679 表8-6 process (clk,d ) begin if clk'event and clk='1' then q<=d; end if ; end process ; d和clk的任何变化都会导致进程执行； 只有在clk上升沿引发的进程执行中，d的变化 才会导致q的变化；