点击下载:清华大学:数字逻辑_同步时序电路2
正在加载图片...
两种基本触发器的应用比较(1) 例:4位锁存器和D触发器同时接受加法器的结果: 4 Latch D dder QQQ0 D EO 4 Delay-FF Bo CPF D。Q D CP QQQ CP两种基本触发器的应用比较(1) 例: 4位锁存器和D触发器同时接受加法器的结果: D0 Q0 D1 Q1 D2 Q2 D3 E Q3 F0 F1 F2 CP F3 A0-3 B0-3 D0 Q0 D1 Q1 D2 Q2 D3 CP Q3 CP adder 4 Latch 4 Delay-FF
<<向上翻页
向下翻页>>
点击下载:清华大学:数字逻辑_同步时序电路2
©2008-现在 cucdc.com 高等教育资讯网 版权所有