6.6用T出发器作为存储元件,设计一个脉冲时序逻辑电路。电 路有两个输入端ⅹ1、ⅹ2,一个输出Z。当输入序列为ⅹ1X1x2时,在 输出端产生一个脉冲,平时Z输出为0。 解:该序列检测器输出仅与状态相关,属于 Moore型电路 (1)作出原始状态图和原始状态表 设初始状态为A,根据题意可作出原始状态图和原始状态表 YAO B/0 原始状态表 现态次态输出 Z B A B C A 0 CC D 0 D/1 C/0 DBA (2)状态化简 用隐含表法检査原始状态表,可知该状态表中状态均不等效,即已 为最简状态表。6．6 用 T 出发器作为存储元件，设计一个脉冲时序逻辑电路。电 路有两个输入端x1、x2，一个输出 Z。当输入序列为 x1—x1—x2 时，在 输出端产生一个脉冲，平时Z 输出为 0。 解：该序列检测器输出仅与状态相关，属于Moore 型电路。 ⑴ 作出原始状态图和原始状态表 设初始状态为A，根据题意可作出原始状态图和原始状态表 ⑵ 状态化简 用隐含表法检查原始状态表，可知该状态表中状态均不等效，即已 为最简状态表。 现态 次态 输出 x1 x2 Z A B C D B C C B A A D A 0 0 0 1 x2 x1 A/0 B/0 x2 x2 x1 x1 D/1 x2 C/0 x1 原始状态表