和修改错误都变得相当困难。因此,要保证100%的设计正确性并非易事。 三、设计过程集成化 计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发展阶段可以用 手工进行设计的话。那麽,如今集成电路设计离开计算机进行辅助设计是无法实现的。 在ⅤLSI电路设计中,所有的设计工作在制造出电路之前只能通过人的大脑去思考、分 析,借助于计算机工具验证、分析和辅助设计。由于IC设计这一独特的限制,就需要有功 能更强、性能更好的EDA设计工具将整个集成电路设计过程统一考虑,前后呼应,从全局 的观点使系统设计达到最优。 目前,实际上计算机辅助设计软件及工具几乎渗透了ⅥLSI设计的各个步骤中:工艺模 拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工具、计算机 辅助设计、封装工具 四、VLSI设计的可测试性问题 测试在VLSI设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计 要求正常工作。随着ⅥLSI功能的日趋复杂,测试费用所占的比例明显增大,虽然芯片测试 是在ⅤLSI生产过程当中进行的,但是为了减小测试所需要的资源,往往在电路设计阶段就 要考虑其可测试性的问题,增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一 些专门用于测试的辅助电路 第四节VISI的设计方法 VLSI设计中覆盖了电路与系统、微电子学、计算机等多个专业,是一个十分复杂的过 程。ⅤLSI设计方法学可以简化设计工作的复杂性。由于ⅤLSI设计的复杂性和设计正确性 的要求,决定了VLSI设计工作必须借助与CAD工具进行。而设计方法学旨在人工干预设 计与CAD工具之间的交互过程中取得尽可能高的设计效率 、ⅤILSI设计的一般形式 层次式设计是VLSI设计中最广泛使用的方法,它可以简化VLSI设计的复杂性。层次 式设计方法分为自顶向下和自底向上两种方法。P5,图14给出了这两种层次设计的示意图 从图1.4可以看出,通常的设计是采用自顶向下的设计过程。即从一个行为概念开始, 逐级建立起越来越具体的层次结构,直至得到一个能够直接变换到电路实体的充分低的设计 级 层次设计将设计目标划分为不同层次的级别,而针对设计对象的不同,又可以划分为 几个不同的设计区域。这里设计域的划分是针对不同的设计描述方式而确定的,它是具有相 当抽象的设计表示方法。 从图14中,我们看到整个层次化设计分为三个域:行为域、结构域和几何域。 行为域设计主要考虑集成系统所要完成什麽样的功能。设计中不考虑具体用什麽方式来 实现这一功能。行为域设计中电路的具体要求(如功能、速度、功耗等)可以表示为设计的 约束条件。 结构域设计的目的是完成电路的具体结构,即确定完成各功能的具体电路形式 何域是将电路转换成物理的额版图,即用于进行LSI生产制造所用的掩膜数据。 二、IC层次式设计方法 下面我们以自顶向下的设计方法为例,说明IC的层次式设计方法。对于一个复杂的数 字IC来说,可以将其设计分为下面六步完成 1、行为级(系统设计说明):主要解决要做什麼的问题。需要给出具体的要求,如速度 功耗、可靠性、采用的工艺、开发费用、开发周期等等,作为设计过程的约束条件。要给出9 和修改错误都变得相当困难。因此，要保证 100％的设计正确性并非易事。 三、设计过程集成化 计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发展阶段可以用 手工进行设计的话。那麽，如今集成电路设计离开计算机进行辅助设计是无法实现的。 在 VLSI 电路设计中，所有的设计工作在制造出电路之前只能通过人的大脑去思考、分 析，借助于计算机工具验证、分析和辅助设计。由于 IC 设计这一独特的限制，就需要有功 能更强、性能更好的 EDA 设计工具将整个集成电路设计过程统一考虑，前后呼应，从全局 的观点使系统设计达到最优。 目前，实际上计算机辅助设计软件及工具几乎渗透了 VLSI 设计的各个步骤中：工艺模 拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工具、计算机 辅助设计、封装工具......。 四、VLSI 设计的可测试性问题 测试在 VLSI 设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计 要求正常工作。随着 VLSI 功能的日趋复杂，测试费用所占的比例明显增大，虽然芯片测试 是在 VLSI 生产过程当中进行的，但是为了减小测试所需要的资源，往往在电路设计阶段就 要考虑其可测试性的问题，增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一 些专门用于测试的辅助电路。 第四节 VLSI 的设计方法 VLSI 设计中覆盖了电路与系统、微电子学、计算机等多个专业，是一个十分复杂的过 程。VLSI 设计方法学可以简化设计工作的复杂性。由于 VLSI 设计的复杂性和设计正确性 的要求，决定了 VLSI 设计工作必须借助与 CAD 工具进行。而设计方法学旨在人工干预设 计与 CAD 工具之间的交互过程中取得尽可能高的设计效率。 一、VLSI 设计的一般形式 层次式设计是 VLSI 设计中最广泛使用的方法，它可以简化 VLSI 设计的复杂性。层次 式设计方法分为自顶向下和自底向上两种方法。P5，图 1.4 给出了这两种层次设计的示意图。 从图 1.4 可以看出，通常的设计是采用自顶向下的设计过程。即从一个行为概念开始， 逐级建立起越来越具体的层次结构，直至得到一个能够直接变换到电路实体的充分低的设计 级。 层次设计将设计目标划分为不同层次的级别，而针对设计对象的不同，又可以划分为 几个不同的设计区域。这里设计域的划分是针对不同的设计描述方式而确定的，它是具有相 当抽象的设计表示方法。 从图 1.4 中，我们看到整个层次化设计分为三个域：行为域、结构域和几何域。 行为域设计主要考虑集成系统所要完成什麽样的功能。设计中不考虑具体用什麽方式来 实现这一功能。行为域设计中电路的具体要求（如功能、速度、功耗等）可以表示为设计的 约束条件。 结构域设计的目的是完成电路的具体结构，即确定完成各功能的具体电路形式。 几何域是将电路转换成物理的额版图，即用于进行 VLSI 生产制造所用的掩膜数据。 二、IC 层次式设计方法 下面我们以自顶向下的设计方法为例，说明 IC 的层次式设计方法。对于一个复杂的数 字 IC 来说，可以将其设计分为下面六步完成： 1、行为级（系统设计说明）：主要解决要做什麽的问题。需要给出具体的要求，如速度、 功耗、可靠性、采用的工艺、开发费用、开发周期等等，作为设计过程的约束条件。要给出