第一章概论 第一节引言 纵贯古今,在人类文明发展的历史长河中,科学技术在经济增长和社会进步中所起的 巨大作用已成为人类社会的共识。18世纪中叶的工业革命将人类历史从农业时代带到了工 业时代。近50年,由于电子工业的崛起,人类又开始向信息时代迈进。21世纪是信息化的 世纪,现代经济是信息经济。目前,信息产业已经成为现代社会文明与进步的标志,成为本 世纪以来发展得最迅速的产业,也成为衡量一个国家现代化水平的重要标准。人们的生产与 社会活动每时每刻都在产生、交换、处理和利用“信息”。社会的总需求正推动着信息系统 的集成与产业化。目前发达国家信息产业值已占国民经济总值的40%60%,而微电子工业 则是国民经济信息化的基石。微电子技术的发展给国民经济、社会进步和人民生活带来了划 时代的变革。集成电路则是微电子技术的核心,集成电路产业的发展规模和科学技术水平已 成为衡量一个国家综合国力的标志之一。如果以单位质量的“钢”对国民生产总值的贡献为 1来计算,则小轿车为5,彩电为30,计算机为1000,而集成电路则高达2000。因此,有 志自立于世界民族之林的国家都在倾力发展自己的集成电路产业,以期在21世纪的竞争中 争得有利的地位 信息系统的集成可分为三个层次:工程层次、电子系统层次和电路层次。工程层次,如 国家信息高速公路等牵动着各种电子系统的开发。电子系统层次既为大型信息工程提供设 备,又是电路制造商瞄准的主要市场。电路层次主要是微电子产品的开发。目前作为集成信 息网络主要支柱的通信设备与计算机几乎占有了微电子产品70%的市场份额。各种生产 交换、传输、存储、处理和显示信息的电子系统中使用了大量的电子产品,而信息产业化 趋势正推动着电子产品的专用集成和系统集成。 自从1958年集成电路诞生以来,经历了小规模(SSI)、中规模(MSⅠ)、大规模(LSⅠ) 的发展过程,目前已进入超大规模(ⅥLSⅠ)和甚大规模集成电路(ULSⅠ)阶段,是一个“系 统集成或片上系统( System On a Chip,简称SOC)”的时代。以目前最普遍的个人计算机处 理器为例,第一代16位的8086芯片中,共容纳了约28万个晶体管,到了32位以上的586 级计算机微处理器,如“奔腾”芯片内的晶体管数目则高达500万以上。目前商业化半导体 芯片的线宽为0.18-0.25μm,今后发展的趋势是0.13μm甚至0.1μm以下,即集成电路已进 入深亚微米工艺和超深亚微米工艺时代。集成电路技术迅速向着更高集成度、超小型化、高 性能、高可靠性的方向发展。一个芯片上将可集成高达几亿到几十亿个晶体管。过去的4 多年里集成电路的发展一直遵循着曾任美国 Intel公司董事长摩尔在1965年4月发表的摩尔 定律:即集成电路的集成度,每一年半增加一倍,预计今后15年内集成电路的发展仍服从 这一定律。 美国半导体工业协会(SIA)在1997年将产业界、政府和大学中的技术带头人召集在 一起制定了1997年美国半导体技术发展蓝图(NTRS),这次制定的发展蓝图与1992年 1994年版本考虑相同,以15年为限,这次的NTRS是600多位科学家和工程师两年辛勤工 作的成果。下面的表1是发展蓝图的部分指标 目前,市场的主流是256M和1G产品。而集成电路最小线宽批量生产的已达到018μ 研究成果已提高到0.13-0.1um的水平,实验室已达到0.07-0.1um水平,预计2003 年0.13μm/0.1um技术将在生产上广泛应用,到2010年将提高到0.1um-0.07μm的水平。 而晶片尺寸,目前硅生产线全面从200mm转向300mm技术,2005-2010年又将转向400m技 术
1 第一章 概 论 第一节 引 言 纵贯古今，在人类文明发展的历史长河中，科学技术在经济增长和社会进步中所起的 巨大作用已成为人类社会的共识。18 世纪中叶的工业革命将人类历史从农业时代带到了工 业时代。近 50 年，由于电子工业的崛起，人类又开始向信息时代迈进。21 世纪是信息化的 世纪，现代经济是信息经济。目前，信息产业已经成为现代社会文明与进步的标志，成为本 世纪以来发展得最迅速的产业，也成为衡量一个国家现代化水平的重要标准。人们的生产与 社会活动每时每刻都在产生、交换、处理和利用“信息”。社会的总需求正推动着信息系统 的集成与产业化。目前发达国家信息产业值已占国民经济总值的 40%~60%，而微电子工业 则是国民经济信息化的基石。微电子技术的发展给国民经济、社会进步和人民生活带来了划 时代的变革。集成电路则是微电子技术的核心，集成电路产业的发展规模和科学技术水平已 成为衡量一个国家综合国力的标志之一。如果以单位质量的“钢”对国民生产总值的贡献为 1 来计算，则小轿车为 5，彩电为 30，计算机为 1000，而集成电路则高达 2000。因此，有 志自立于世界民族之林的国家都在倾力发展自己的集成电路产业，以期在 21 世纪的竟争中 争得有利的地位。 信息系统的集成可分为三个层次：工程层次、电子系统层次和电路层次。工程层次，如 国家信息高速公路等牵动着各种电子系统的开发。电子系统层次既为大型信息工程提供设 备，又是电路制造商瞄准的主要市场。电路层次主要是微电子产品的开发。目前作为集成信 息网络主要支柱的通信设备与计算机几乎占有了微电子产品 70%的市场份额。各种生产、 交换、传输、存储、处理和显示信息的电子系统中使用了大量的电子产品，而信息产业化的 趋势正推动着电子产品的专用集成和系统集成。 自从 1958 年集成电路诞生以来，经历了小规模（SSI）、中规模（MSI）、大规模（LSI） 的发展过程，目前已进入超大规模（VLSI）和甚大规模集成电路（ULSI）阶段，是一个“系 统集成或片上系统（System On a Chip，简称 SOC）”的时代。以目前最普遍的个人计算机处 理器为例，第一代 16 位的 8086 芯片中，共容纳了约 2.8 万个晶体管，到了 32 位以上的 586 级计算机微处理器，如“奔腾”芯片内的晶体管数目则高达 500 万以上。目前商业化半导体 芯片的线宽为 0.18~0.25μm，今后发展的趋势是 0.13μm 甚至 0.1μm 以下，即集成电路已进 入深亚微米工艺和超深亚微米工艺时代。集成电路技术迅速向着更高集成度、超小型化、高 性能、高可靠性的方向发展。一个芯片上将可集成高达几亿到几十亿个晶体管。过去的 40 多年里集成电路的发展一直遵循着曾任美国 Intel 公司董事长摩尔在 1965 年 4 月发表的摩尔 定律：即集成电路的集成度，每一年半增加一倍，预计今后 15 年内集成电路的发展仍服从 这一定律。 美国半导体工业协会（SIA）在 1997 年将产业界、政府和大学中的技术带头人召集在 一起制定了 1997 年美国半导体技术发展蓝图（NTRS），这次制定的发展蓝图与 1992 年、 1994 年版本考虑相同，以 15 年为限，这次的 NTRS 是 600 多位科学家和工程师两年辛勤工 作的成果。下面的表 1 是发展蓝图的部分指标。 目前，市场的主流是 256M 和 1G 产品。而集成电路最小线宽批量生产的已达到 0.18μ m，研究成果已提高到 0.13-0.1μm 的水平，实验室已达到 0.07-0.1μm 水平，预计 2003 年 0.13μm/0.1μm 技术将在生产上广泛应用，到 2010 年将提高到 0.1μm-0.07μm 的水平。 而晶片尺寸，目前硅生产线全面从 200mm 转向 300mm 技术，2005-2010 年又将转向 400mm 技 术
表1发展规划代次的指标 年代 1999 2003 2006 最小线宽 0.15 0.10 DRAM 每片晶体管数 II 21 200 520 芯片尺寸 (平方毫米) 300 340 385 430 520 620 750 1600 2000 (兆赫) 金属化层层数 最低供电电压1.82511.1.812-1.51215091206090.06 最大晶圆直径 目前,集成电路朝着两个方向发展:一是在发展微细加工技术的基础上,开发超高速、 超高集成度的电路。二是迅速、全面地利用己达到的或已成熟的工艺技术、设计技术、封装 技术、和测试技术等发展各种专用集成电路(ASIC)。从另一个角度来说,进入90年代以 来,电子信息类产品的开发明显地出现了两个特点:一是开发产品的复杂程度加深,另一个 是开发产品的上市时限紧迫。所谓开发产品的复杂性是指设计者往往要将更多的功能、更高 的性能和更丰富的技术含量集成于所开发的电子系统中。也就是系统集成( System On a Chip 或 Chip in System)。如图2所示即为一个 System On a Chip的例子,它将数字电路、模拟电 路、存储器、接口电路及输入输出设备全部集成在一个芯片上 System-on-a-Chip Hardware nterface Circuits Analog Circuits DSP Digital TxRX RAM MemoriesInput-Output Sensors FPGA ROM FLASH Software: Operating Systems Application Programs 图2 System on a Chip
2 表 1 发展规划代次的指标 年代 1997 1999 2001 2003 2006 2009 2012 最小线宽 （μm） 0.25 0.18 0.15 0.13 0.10 0.07 0.05 DRAM 容量 256M 1G 未定 4G 16G 64G 256G 每片晶体管数 （M） 11 21 40 76 200 520 1400 芯片尺寸 （平方毫米） 300 340 385 430 520 620 720 频率 （兆赫） 750 1200 1400 1600 2000 2500 3000 金属化层层数 6 6-7 7 7 7-8 8-9 9 最低供电电压 （v） 1.8-2.5 11.5-1.8 1.2-1.5 1.2-1.5 0.9-1.2 0.6-0.9 0.5-0.6 最大晶圆直径 （mm） 200 300 300 300 300 450 450 目前，集成电路朝着两个方向发展：一是在发展微细加工技术的基础上，开发超高速、 超高集成度的电路。二是迅速、全面地利用已达到的或已成熟的工艺技术、设计技术、封装 技术、和测试技术等发展各种专用集成电路（ASIC）。从另一个角度来说，进入 90 年代以 来，电子信息类产品的开发明显地出现了两个特点：一是开发产品的复杂程度加深，另一个 是开发产品的上市时限紧迫。所谓开发产品的复杂性是指设计者往往要将更多的功能、更高 的性能和更丰富的技术含量集成于所开发的电子系统中。也就是系统集成（System On a Chip 或 Chip in System）。如图 2 所示即为一个 System On a Chip 的例子，它将数字电路、模拟电 路、存储器、接口电路及输入输出设备全部集成在一个芯片上。 图 2 System on a Chip
又例如,如图3所示是一种多媒体计算机工作站系统集成,它已经将 up core、 memory、 I/O、 MPEG core和生成MCU(微控制单元)的可编程部分集成在一个单元中 SDAM ROM interface MPEG core propritary logic 图3多媒体工作站系统集成芯片 所谓产品开发的时限是指在产品的市场寿命期间应让产品早日上市( time to marker) 从市场的角度希望产品开发者能预见到市场对产品的需求,开发应市的产品应该做到无延误 地投放市场 如图4中三角形面积是产品的市场效益,如果因某种因素引起开发的产品上市延误,延 误后的市场效益用带阴影的三角形面积表示,这两者之间的差即产品延迟投放市场的延误损 失。假若以两年为一个市场周期(上市与下市)则市场周期为2w,延误一个月的损失率为 24%,若因开发推迟了产品应市一年,则延误损失将是其收益的2倍,那麽这种产品开发的 价值就不大了。 市场增 市场衰减 及时投入市场 的年度曲线 延误 的年度曲线 时间 市场窗口 2W 图4市场窗口 此外,每种产品都有其市场寿命问题,即它会被新产品所代替而卖不出去。表2列出存 储器与CPU的市场寿命。每6年存储器集成度改善12倍,CPU提高8倍。随着信息集成 时代的到来,一种芯片的开发将集成一个电子系统。这会速市场竞争并迫使系统厂家更快地 将产品更新换代,进而他们加强将发明与专利向市场转化的力度与增加产品的技术含量 表2产品市场寿命 存储器 CPU 「年份「集成度/B年份产品字长b集成度只晶体管 1970 IK 1970 4044 1982 256K 1982 68000 6.8×104 1994 16M 1994 pentium 3.1×10 2000 256M 2000 p7 1.0×10
3 又例如，如图3所示是一种多媒体计算机工作站系统集成，它已经将up core 、memory、 I/O、MPEG core 和生成 MCU（微控制单元）的可编程部分集成在一个单元中。 up core SDAM ROM data cache serial interface MPEG core propritary logic 图 3 多媒体工作站系统集成芯片 所谓产品开发的时限是指在产品的市场寿命期间应让产品早日上市（time to marker)。 从市场的角度希望产品开发者能预见到市场对产品的需求，开发应市的产品应该做到无延误 地投放市场。 如图 4 中三角形面积是产品的市场效益，如果因某种因素引起开发的产品上市延误，延 误后的市场效益用带阴影的三角形面积表示，这两者之间的差即产品延迟投放市场的延误损 失。假若以两年为一个市场周期（上市与下市）则市场周期为 2w，延误一个月的损失率为 24%，若因开发推迟了产品应市一年，则延误损失将是其收益的 2 倍，那麽这种产品开发的 价值就不大了。 图 4 市场窗口 此外，每种产品都有其市场寿命问题，即它会被新产品所代替而卖不出去。表 2 列出存 储器与 CPU 的市场寿命。每 6 年存储器集成度改善 12 倍，CPU 提高 8 倍。随着信息集成 时代的到来，一种芯片的开发将集成一个电子系统。这会速市场竟争并迫使系统厂家更快地 将产品更新换代，进而他们加强将发明与专利向市场转化的力度与增加产品的技术含量。 表 2 产品市场寿命 存储器 CPU 年 份 集成度/B 年 份 产 品 字长/b 集成度/只晶体管 1970 1K 1970 4044 4 n×103 1982 256K 1982 68000 16 6.8×104 1994 16M 1994 pentium 32 3.1×106 2000 256M 2000 p7 64 1.0×107 延误投入市场 的年度曲线 W W 时间 市场窗口 2W 及时投入市场 的年度曲线 市场增长 市场衰减
我国由于基础工业比较落后,集成电路产生的自身基础亦比较薄弱,又受到国外设备上、 技术上的种种限制,其总体水平较国际先进水平相差较大。我国自1956年研制出第一个锗 晶体管,1965年制成了第一片集成电路至今,经过30多年的不懈努力,已具备了一定的生 产规模和发展基地。目前我国的半导体集成电路生产分为三大类: 第一类是企业:如上海华虹NEC( HHNEC)。第二类是科研:如清华大学微电子所、 中科院微电子研究中心。第三类是军工:西安71所、蚌埠214所。 从生产能力方面,我国93年生产的集成电路为1.78亿块,占世界总产量的0.4%,相 当于美国1969年的水平,日本1971年的水平。96年为7.09亿块,97年为9.4亿块。而 1996年国内集成电路市场总用量为67.8亿块。总之,我国集成电路产业的总体发展水平还 很低,与国外相比大约落后15年。我们还缺少自主的知识产权和自己的产品品牌,高档产 品仍处于样品阶段。存在着体制与机制的不相适应,科研与生产脱节、生产与应用脱节等问 题。因此,我们必须抓住机遇,及时采取措施,摆脱集成电路产业的落后局面。 由于集成电路制造业的飞速发展,向集成电路设计提出了巨大的挑战。如果设计要适应 工艺的发展,就要有相应的增长速度。下面介绍集成电路设计的发展情况。 集成电路产业是以市场、设计、制造、应用为主要环节的系统工程。设计是连接市场和 制造之间的桥梁,是集成电路产品开发的入口。成功的产品源于成功的设计,成功的设计取 决于优秀的设计工具。集成电路计算机辅助设计( IC CAD)的出现,使集成电路设计向着 更广(产品种类越来越多)、更快(设计周期越来越短)、更准(一次成功率越来越高)、更 精(设计尺寸越来越小)、更强(工艺适应性和设计自动化程度越来越强)的方向发展。方 兴未艾的各种设计公司,从垂直集成的产业架构中脱颖而出,呈现一派勃勃生机,并由此形 成了设计、制造相对独立、相互支撑的局面 IC CAD工具的第三代称为EDA( electronics design automation)系统或ESDA( electronics system design automation)系统。EDA是电子产品辅助设计的有力工具,也是不可缺少的 1995年世界电子信息类产品的市场额度达到8000亿美元,作为电子信息类产品的微电子产 品的市场份额为1600亿美元,而EDA产品的市场份额仅为16亿美元。它们产生了如图5 所示的倒三角分布。这种分布说明什麽?它表明仅占市场份额02%的EDA产品却支撑着 8000亿美元信息产业的电子设计与制造。可以说,尽管EDA的份额小,但它起着一种千斤 顶的支撑作用。 信息产业 800亿US$ 微电子产 1000亿US$ 300亿US ASIC产品 EDA产品 图5信息产业市场中的EDA 在集成电路产业发展初期,集成电路设计附属于半导体工业加工。集成电路设计的内容 包括电路模拟和版图的设计验证,使用的工具是 SPICE和第一代 IC CAD系统。第一代的
4 我国由于基础工业比较落后，集成电路产生的自身基础亦比较薄弱，又受到国外设备上、 技术上的种种限制，其总体水平较国际先进水平相差较大。我国自 1956 年研制出第一个锗 晶体管，1965 年制成了第一片集成电路至今，经过 30 多年的不懈努力，已具备了一定的生 产规模和发展基地。目前我国的半导体集成电路生产分为三大类： 第一类是企业：如上海华虹 NEC（HHNEC）。 第二类是科研：如清华大学微电子所、 中科院微电子研究中心。第三类是军工：西安 771 所、蚌埠 214 所。 从生产能力方面，我国 93 年生产的集成电路为 1.78 亿块，占世界总产量的 0.4%，相 当于美国 1969 年的水平，日本 1971 年的水平。96 年为 7.09 亿块，97 年为 9.4 亿块。而 1996 年国内集成电路市场总用量为 67.8 亿块。总之，我国集成电路产业的总体发展水平还 很低，与国外相比大约落后 15 年。我们还缺少自主的知识产权和自己的产品品牌，高档产 品仍处于样品阶段。存在着体制与机制的不相适应，科研与生产脱节、生产与应用脱节等问 题。因此，我们必须抓住机遇，及时采取措施，摆脱集成电路产业的落后局面。 由于集成电路制造业的飞速发展，向集成电路设计提出了巨大的挑战。如果设计要适应 工艺的发展，就要有相应的增长速度。下面介绍集成电路设计的发展情况。 集成电路产业是以市场、设计、制造、应用为主要环节的系统工程。设计是连接市场和 制造之间的桥梁，是集成电路产品开发的入口。成功的产品源于成功的设计，成功的设计取 决于优秀的设计工具。集成电路计算机辅助设计（IC CAD）的出现，使集成电路设计向着 更广（产品种类越来越多）、更快（设计周期越来越短）、更准（一次成功率越来越高）、更 精（设计尺寸越来越小）、更强（工艺适应性和设计自动化程度越来越强）的方向发展。方 兴未艾的各种设计公司，从垂直集成的产业架构中脱颖而出，呈现一派勃勃生机，并由此形 成了设计、制造相对独立、相互支撑的局面。 IC CAD 工具的第三代称为 EDA（electronics design automation）系统或 ESDA（electronics system design automation）系统。EDA 是电子产品辅助设计的有力工具，也是不可缺少的。 1995 年世界电子信息类产品的市场额度达到 8000 亿美元，作为电子信息类产品的微电子产 品的市场份额为 1600 亿美元，而 EDA 产品的市场份额仅为 16 亿美元。它们产生了如图 5 所示的倒三角分布。这种分布说明什麽？它表明仅占市场份额 0.2%的 EDA 产品却支撑着 8000 亿美元信息产业的电子设计与制造。可以说，尽管 EDA 的份额小，但它起着一种千斤 顶的支撑作用。 图 5 信息产业市场中的 EDA 在集成电路产业发展初期，集成电路设计附属于半导体工业加工。集成电路设计的内容 包括电路模拟和版图的设计验证，使用的工具是 SPICE 和第一代 IC CAD 系统。第一代的 8000亿US$ 1000亿US$ 300亿US$ 16亿US$ 信息产业 微电子产 品 ASIC产品 EDA产品
IC CAD系统为C设计师提供方便的版图编辑、设计验证和数据转换等功能 70年代初期MOS工艺的发展迅速,一跃成为制做IC的主体工艺。1980年美国加州理 工学院的Mead& Conway出版了《 (Introduction toⅥ SI System》。这部著作对IC设计业的形 成和发展起过重要的作用,它不仅为大量培养IC设计人才提供了材料,也不仅提出了棍图 符号法等IC设计方法,更主要的是提出了以λ设计规则和 scaling规则为主要内容的lC设 计与工艺制作相对独立的思想。与此同时,70年代末,80年代初,美国国家安全局(NSA) 做了大量的工作对MOS工艺制定了统一的标准,这不仅为IC设计师提供了规范的设计规 则,更重要的是为独立于工艺加工而做IC设计提供了工艺支持。还是这一时期, IC CAD 技术进入了第二代,为设计师提供了方便的原理图编辑、仿真和物理版图的布图、验证功能。 第二代 IC CAD系统完全替代了第一代系统。第一代系统虽然已经退去,但它创立的GDS2 版图数据格式仍然为今人所采用。第二代 IC CAD工具和系统为IC设计与整机设计、IC设 计与工艺加工建立联系提供了手段和条件 到80年代中期,IC设计业已经形成。随着lC工艺加工精度的提高:3μm、2μm、 1.5μm、1.2μm、0.8μm…:硅片尺寸的加大:3英寸、4英寸、5英寸、6英寸、8英寸… IC的工艺设备费变得十分昂贵,而且更新换代极快,这就进一步加快了IC工艺制作和IC 品种开发的分工。使得一批有资金、有经验的半导体工业加工公司集中力量建立高水平的工 艺设备,并饱满运行,达到投大资,赚大钱的目的。这样的工艺加工公司除了有自己固定的 通用IC,例如存储器,CPU等的生产任务外,更重视承担IC设计公司的加工任务,因为这 部分加工有更大营业收入。他们对IC设计公司实行类似于铸造车间- Foundry的加工 服务,称为Si- Foundry。同时,一批IC公司,他们没有雄厚的资金,但有设计开发能力 和市场开拓能力,他们便集中力量做好产品开发,以 Foundry为工艺依托,培育并占领一切 可以占领的市场。由于一个 Foundry的加工能力可以支持几十家,甚至更多的IC设计公司。 又因为相对 Foundry而言,设计公司的设备投资要小得多,所以这种“无工艺加工”的IC 设计业便迅速发展起来。1994年始见用“ Fabless”描述这种经营模式。另一种没有自己产 品的设计公司称为“ Design House”。 IC设计公司能否使有市场前景的产品占领市场,关键在于“时间”,是一个“快”字 为此,专家学者在ASIC设计方法学方面做了大量的研究,提出了许多高效的设计方法。其 中最令EC设计师向往的是硅编译( silicon compiler)。设计师写完电路描述,机器便自动 地完成全套设计,送去制版、流片。尽管这个全自动的设计过程到目前为止尚未实现,但它 给IC设计师、CAD工程师的启发是深刻的。 在诸多的设计方法中,门阵列( gate array)当居首位,在IC发展过程中,特别是对 ASIC的发展起到了重要作用,创出了“半定制”模式,一定意义上说 IC CAD是为门阵列才 开发第二代的系统。其后扩展到用于标准单元( standard-cell)和积木块( Building block Layout)的系统。电子整机厂家也因为有了门阵列才能直接介入ASIC的设计。虽然门阵列有 其固有的缺点,例如含有冗余单元,芯片利用率低等。但这样快的交货速度足以抵掉这些缺 点,因此门阵列至今保持活力。仍是IC设计公司用以占领市场的主要手段。门阵列自身也 在不断地改进,由阵列到门海( sea of gate-s0G)提高了布线的灵活性。近年来,又提出 了单元阵列( cell based array-CBA)的设计方法,吸收了标准单元的优点,提高了芯片利 用率 值得说明的一点是近几年出现的现场可编程门阵列(FPGA)是一种快速设计集成电路的 方法,它与门阵列有着本质的不同,它为系统设计师提供了几乎是零风险的硬件仿真手段。 门阵列在生产线上实现,FPGA在实验室里实现。但由于单件成本很高,FPGA一般只用作 小批量的产品原型,一旦发现市场前景,仍需走门阵列的路。 IC设计公司的赢利主要在两个阶段,第一阶段是抢占市场阶段。产品领先,可以取得
5 IC CAD 系统为 IC 设计师提供方便的版图编辑、设计验证和数据转换等功能。 70 年代初期 MOS 工艺的发展迅速，一跃成为制做 IC 的主体工艺。1980 年美国加州理 工学院的 Mead & Conway 出版了《Introduction to VLSI System》。这部著作对 IC 设计业的形 成和发展起过重要的作用，它不仅为大量培养 IC 设计人才提供了材料，也不仅提出了棍图、 符号法等 IC 设计方法，更主要的是提出了以λ设计规则和 scaling 规则为主要内容的 IC 设 计与工艺制作相对独立的思想。与此同时，70 年代末，80 年代初，美国国家安全局（NSA） 做了大量的工作对 MOS 工艺制定了统一的标准，这不仅为 IC 设计师提供了规范的设计规 则，更重要的是为独立于工艺加工而做 IC 设计提供了工艺支持。还是这一时期，IC CAD 技术进入了第二代，为设计师提供了方便的原理图编辑、仿真和物理版图的布图、验证功能。 第二代 IC CAD 系统完全替代了第一代系统。第一代系统虽然已经退去，但它创立的 GDS2 版图数据格式仍然为今人所采用。第二代 IC CAD 工具和系统为 IC 设计与整机设计、IC 设 计与工艺加工建立联系提供了手段和条件。 到 80 年代中期，IC 设计 业已经形成。随着 IC 工艺加工精度的提高： 3μm、2μm、 1.5μm、1.2μm、0.8μm……；硅片尺寸的加大：3 英寸、4 英寸、5 英寸、6 英寸、8 英寸……。 IC 的工艺设备费变得十分昂贵，而且更新换代极快，这就进一步加快了 IC 工艺制作和 IC 品种开发的分工。使得一批有资金、有经验的半导体工业加工公司集中力量建立高水平的工 艺设备，并饱满运行，达到投大资，赚大钱的目的。这样的工艺加工公司除了有自己固定的 通用 IC，例如存储器，CPU 等的生产任务外，更重视承担 IC 设计公司的加工任务，因为这 一部分加工有更大营业收入。他们对 IC 设计公司实行类似于铸造车间――Foundry 的加工 服务，称为 Si—Foundry。同时，一批 IC 公司，他们没有雄厚的资金，但有设计开发能力 和市场开拓能力，他们便集中力量做好产品开发，以 Foundry 为工艺依托，培育并占领一切 可以占领的市场。由于一个 Foundry 的加工能力可以支持几十家，甚至更多的 IC 设计公司。 又因为相对 Foundry 而言，设计公司的设备投资要小得多，所以这种“无工艺加工”的 IC 设计业便迅速发展起来。1994 年始见用“Fabless”描述这种经营模式。另一种没有自己产 品的设计公司称为“Design House”。 IC 设计公司能否使有市场前景的产品占领市场，关键在于“时间”，是一个“快”字。 为此，专家学者在 ASIC 设计方法学方面做了大量的研究，提出了许多高效的设计方法。其 中最令 IC 设计师向往的是硅编译（silicon compiler）。设计师写完电路描述，机器便自动 地完成全套设计，送去制版、流片。尽管这个全自动的设计过程到目前为止尚未实现，但它 给 IC 设计师、CAD 工程师的启发是深刻的。 在诸多的设计方法中，门阵列（gate array）当居首位，在 IC 发展过程中，特别是对 ASIC 的发展起到了重要作用，创出了“半定制”模式，一定意义上说 IC CAD 是为门阵列才 开发第二代的系统。其后扩展到用于标准单元(standard—cell)和积木块(Building Block Layout)的系统。电子整机厂家也因为有了门阵列才能直接介入 ASIC 的设计。虽然门阵列有 其固有的缺点，例如含有冗余单元，芯片利用率低等。但这样快的交货速度足以抵掉这些缺 点，因此门阵列至今保持活力。仍是 IC 设计公司用以占领市场的主要手段。门阵列自身也 在不断地改进，由阵列到门海（sea of gate—SOG）提高了布线的灵活性。近年来，又提出 了单元阵列(cell based array—CBA)的设计方法，吸收了标准单元的优点，提高了芯片利 用率。 值得说明的一点是近几年出现的现场可编程门阵列(FPGA)是一种快速设计集成电路的 方法，它与门阵列有着本质的不同，它为系统设计师提供了几乎是零风险的硬件仿真手段。 门阵列在生产线上实现，FPGA 在实验室里实现。但由于单件成本很高，FPGA 一般只用作 小批量的产品原型，一旦发现市场前景，仍需走门阵列的路。 IC 设计公司的赢利主要在两个阶段，第一阶段是抢占市场阶段。产品领先，可以取得
适当高的收益。同时,需要尽快转入第二阶段:实现产品最大成品率,进一步降低单件成本, 取得产品批量上市的收益。实现最大成品率,一定意义上说,难度很大。它要使设计达到“四 最”:面积最小、容差最大、速度最快、功耗最低。只有这样才能在电路的性能价格比方面 高出一筹,取得京争的胜利。在实现产品的最大成品率设计阶段,通常是以系统模块为基础。 这些模块不再用自动综合生成,而是由有经验的设计师按“全定制”的设计模式从晶体管级 精雕细刻而成,再经过工艺流片的实测确认之后才算完成设计。显然,这样的模块是宝贵的 其中不少可能具有知识产权( Intellectual Property,简称IP)价值。不但可以供本公司再利 用,还可以有偿提供给别家使用。用“四最”模块构成的电路才有可能达到“四最”,送 Foundry 加工才有可能得到最大成品率。“以门阵列开路,以全定制铺开”是IC设计公司的生财之道。 目前,第三代 IC CAD工具一一EDA工具的开发正在紧锣密鼓地进行。由于集成电路 的工艺水平已经进入深亚微米(<0.6微米),在微米工艺下可以使用的、能使设计可一次通 过的比较简单的设计方法,在深亚微米工艺下已经不适用了。如串扰和噪声已成为产品成败 的关键,在物理级设计时就要用电磁场理论来分析三维情况下的电磁干扰。此外,在深亚微 米布线中主要考虑的是互连线的延迟,在0.8微米时,互连线延迟已占总延迟的70%。因而 计算工作量要比微米及亚微米增大。设计工具改进所增加的设计能力必须超过工艺增长速 度,才能适应工艺的快速发展。遗憾的是设计工具改进远不能适应工艺的发展,二者之间产 生了巨大的缺口。随着工艺的发展,这个缺口有继续增大的趋势。 EDA厂商十分关注深亚微米设计,一些公司正在独立或联合提出解决方案。据测算1998 年的设计工具市场达到296亿美元,比1997年增长了3%,而工具的维修和服务达到20 亿美元,比1997年增长了19%。目前,世界上最大的几家EDA厂商要数 Avant、 Synopsys Cadence、 Mentor,他们都有各自有特色的EDA工具,也都在不断地研究、开发和推出新的 工具。因此,需要大量的EDA开发人才和设计人才。从发展来看,今后两年设计复杂度将 增加三倍。1997年,有50~60%的设计是针对0.5微米或以上线宽的,而1998年和1999 年这个百分比降到12~15%,而70%的设计将针对025微米工艺。2001年的设计是针对 025微米0.18微米工艺。2002设计业面临的关键性技术是: 1、软、硬件核( IP core)的复用技术 2、功率、噪声和电迁移的分析工具 3、深亚微米的设计规则工具 4、针对百万门芯片设计的阻、容、感提取工具; 5、复杂芯片的物理验证 6、系统级的宏库和核 7、确认和测试工具 8、形式验证工具 等等。2002年,EDA业面对市场,关心的是如何做好基础技术的变化,关心对新的 设计工具的投资,为下一代技术飞跃作准备。 我国的IC设计情况,在70年代中后期,我国开始研究简单的 IC CAD工具,如版图编 辑、工艺模拟、器件模拟、电路分析等等。在这之前的IC设计基本上是采用手工设计。到 “七五”期间,这一领域的研究有了很大的发展。国内有几十家包括大学和研究所在内的研 究单位都在从事这方面的研究工作。更值得一提的是,作为国家“七五”科技攻关项目,国 家投入了大量的资金,将全国各地的 IC CAD专家、学术骨干集中到北京组成了一个封闭式 的 IC CAD开发组,聘请了美国的博士作为总设计师,进行了为期两年多的 IC CAD系统研 制和开发工作,完成了一个IC设计系统,名为 PANDA系统。 PANDA系统是一个功能很多 的 IC CAD设计系统。它不仅包含了灵活的版图编辑器,逻辑图输入及编辑器,而且还有 BBL的自动布图工具,版图参数提取及验证系统,电路分析工具以及核心数据库管理系统 6
6 适当高的收益。同时，需要尽快转入第二阶段：实现产品最大成品率，进一步降低单件成本， 取得产品批量上市的收益。实现最大成品率，一定意义上说，难度很大。它要使设计达到“四 最”：面积最小、容差最大、速度最快、功耗最低。只有这样才能在电路的性能价格比方面 高出一筹，取得京争的胜利。在实现产品的最大成品率设计阶段，通常是以系统模块为基础。 这些模块不再用自动综合生成，而是由有经验的设计师按“全定制”的设计模式从晶体管级 精雕细刻而成，再经过工艺流片的实测确认之后才算完成设计。显然，这样的模块是宝贵的， 其中不少可能具有知识产权（Intellectual Property，简称 IP）价值。不但可以供本公司再利 用，还可以有偿提供给别家使用。用“四最”模块构成的电路才有可能达到“四最”，送 Foundry 加工才有可能得到最大成品率。“以门阵列开路，以全定制铺开”是 IC 设计公司的生财之道。 目前，第三代 IC CAD 工具――EDA 工具的开发正在紧锣密鼓地进行。由于集成电路 的工艺水平已经进入深亚微米（<0.6 微米），在微米工艺下可以使用的、能使设计可一次通 过的比较简单的设计方法，在深亚微米工艺下已经不适用了。如串扰和噪声已成为产品成败 的关键，在物理级设计时就要用电磁场理论来分析三维情况下的电磁干扰。此外，在深亚微 米布线中主要考虑的是互连线的延迟，在 0.8 微米时，互连线延迟已占总延迟的 70％。因而 计算工作量要比微米及亚微米增大。设计工具改进所增加的设计能力必须超过工艺增长速 度，才能适应工艺的快速发展。遗憾的是设计工具改进远不能适应工艺的发展，二者之间产 生了巨大的缺口。随着工艺的发展，这个缺口有继续增大的趋势。 EDA 厂商十分关注深亚微米设计，一些公司正在独立或联合提出解决方案。据测算 1998 年的设计工具市场达到 29.6 亿美元，比 1997 年增长了 3％，而工具的维修和服务达到 20 亿美元，比 1997 年增长了 19％。目前，世界上最大的几家 EDA 厂商要数 Avant、Synopsys、 Cadence、Mentor，他们都有各自有特色的 EDA 工具，也都在不断地研究、开发和推出新的 工具。因此，需要大量的 EDA 开发人才和设计人才。从发展来看，今后两年设计复杂度将 增加三倍。1997 年，有 50～60％的设计是针对 0.5 微米或以上线宽的，而 1998 年和 1999 年这个百分比降到 12～15％，而 70％的设计将针对 0.25 微米工艺。2001 年的设计是针对 0.25 微米/0.18 微米工艺。2002 设计业面临的关键性技术是： 1、软、硬件核（IP core）的复用技术； 2、功率、噪声和电迁移的分析工具； 3、深亚微米的设计规则工具； 4、针对百万门芯片设计的阻、容、感提取工具； 5、复杂芯片的物理验证； 6、系统级的宏库和核； 7、确认和测试工具； 8、形式验证工具； 等等。2002 年，EDA 业面对市场，关心的是如何做好基础技术的变化，关心对新的 设计工具的投资，为下一代技术飞跃作准备。 我国的 IC 设计情况，在 70 年代中后期，我国开始研究简单的 IC CAD 工具，如版图编 辑、工艺模拟、器件模拟、电路分析等等。在这之前的 IC 设计基本上是采用手工设计。到 “七五”期间，这一领域的研究有了很大的发展。国内有几十家包括大学和研究所在内的研 究单位都在从事这方面的研究工作。更值得一提的是，作为国家“七五”科技攻关项目，国 家投入了大量的资金，将全国各地的 IC CAD 专家、学术骨干集中到北京组成了一个封闭式 的 IC CAD 开发组，聘请了美国的博士作为总设计师，进行了为期两年多的 IC CAD 系统研 制和开发工作，完成了一个 IC 设计系统，名为 PANDA 系统。PANDA 系统是一个功能很多 的 IC CAD 设计系统。它不仅包含了灵活的版图编辑器，逻辑图输入及编辑器，而且还有 BBL 的自动布图工具，版图参数提取及验证系统，电路分析工具以及核心数据库管理系统
在“八五”期间,国家又投入资金将 PANDA系统进行使用化和商品化,同时根据当时 IC发展的需要,对 PANDA系统进行功能的更新和完善。这些任务是由全国几十家 IC CAD 研究单位分别承担的。最后将成果集中到BIDC进行系统集成。可以说“七五”、“八五”是 我国 IC CAD研究的高潮时期。 在“九五”期间,国家同样对该领域投入了一定的资金,由CIDC作为组织单位进行项 目协调和组织。主要研究适合先进工艺的集成电路设计工具。 目前,我国 IC CAD的研究与开发工作仍在进行。尽管我们在理论上、在某些领域的算 法研究水平并不低与国外。但是,很难从整体上赶上和超过国际先进水平。原因是我们没有 大量的市场需求,没有资金雄厚的大公司作后盾,没有大批的研究人员去从事这方面的研究 工作。随着加入WTO,我们更应该发展有自己知识产权的EDA工具。 第二节VLSI设计过程简介 VLSI从设计到制造,需要经过若干步骤,为了使大家有一个总体的了解,我们简要将 其概括如下: 集成电路的生产过程可以分为两大步骤:设计和制造。在一节我们主要介绍一下设计过 程,在稍后的章节中我们介绍制造过程 VLSI的设计过程一般是从系统需求开始的。ⅥLSI用户或整机厂的用户,他们需要某种 功能的集成电路用于某种电子产品中或家用电器中。那麽,他们应该出一个系统规范化说明。 1、系统规范化说明( System Specification) 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等 功能设计( Function Desis 根据系统设计要求和特点,接下来由集成电路设计人员将系统功能具体化。主要是将系 统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图 系统描述 功能设计 X=(ABCD)+(A+D)+(AD+C) 逻辑设计 电路设计 图6ⅥSI设计流程
7 系统描述 功能设计 逻辑设计 电路设计 物理设计 设计验证 芯片制造 X=(AB*CD)+(A+D)+(AD+C) 在“八五”期间，国家又投入资金将 PANDA 系统进行使用化和商品化，同时根据当时 IC 发展的需要，对 PANDA 系统进行功能的更新和完善。这些任务是由全国几十家 IC CAD 研究单位分别承担的。最后将成果集中到 BIDC 进行系统集成。可以说“七五”、“八五”是 我国 IC CAD 研究的高潮时期。 在“九五”期间，国家同样对该领域投入了一定的资金，由 CIDC 作为组织单位进行项 目协调和组织。主要研究适合先进工艺的集成电路设计工具。 目前，我国 IC CAD 的研究与开发工作仍在进行。尽管我们在理论上、在某些领域的算 法研究水平并不低与国外。但是，很难从整体上赶上和超过国际先进水平。原因是我们没有 大量的市场需求，没有资金雄厚的大公司作后盾，没有大批的研究人员去从事这方面的研究 工作。随着加入 WTO，我们更应该发展有自己知识产权的 EDA 工具。 第二节 VLSI 设计过程简介 VLSI 从设计到制造，需要经过若干步骤，为了使大家有一个总体的了解，我们简要将 其概括如下： 集成电路的生产过程可以分为两大步骤：设计和制造。在一节我们主要介绍一下设计过 程，在稍后的章节中我们介绍制造过程。 VLSI 的设计过程一般是从系统需求开始的。VLSI 用户或整机厂的用户，他们需要某种 功能的集成电路用于某种电子产品中或家用电器中。那麽，他们应该出一个系统规范化说明。 1、系统规范化说明（System Specification） 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。 2、功能设计（Function Design） 根据系统设计要求和特点，接下来由集成电路设计人员将系统功能具体化。主要是将系 统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。 图 6 VLSI 设计流程
对于一个复杂系统的简化办法最好就是将其划分成子系统,然后分而治之。有了这些系 统设计信息就可以利用仿真模拟的方法改进整个系统设计,使之达到最优,并可以简化后续 的设计步骤。 3、逻辑设计( Logic Design) 这一步是将系统功能结构化。在系统功能设计的基础上,需要将各子系统模块加以结构 化、实体化,选择合适的逻辑部件来实现系统功能。通常以文本、原理图、逻辑图表示设计 结果,有时也采用布尔表达式来表示设计结果。对于一个设计得到的逻辑结构需要反复进行 模拟验证,彬进行设计优化或称逻辑最小化 4、电路设计( Circuit Design) 电路设计是将逻辑设计表达式转换成电路实现。在这一步设计中要考虑电路的速度、功 耗、噪声等,以满足系统性能的要求。要做到这些,同样也需要对设计结果进行电路分析以 及设计优化 5、物理设计( Physical Design or Layout Design) 物理设计或称版图设计是ⅤLSI设计中最费时的一步。它要将电路设计中的每一个元器 件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图 信息,而这些版图信息是以带有层次的几何图形表示的。对于上亿个元件及它们的互连用几 何图形表示,其数据量之大、问题之复杂是人工所不能解决的,必须依靠计算机进行辅助设 6、设计验证( Design Verification) 在版图设计完成以后,非常重要的一步工作是版图验证。对于版图上的几何图形,我们 如何知道它们的电流有多大:电阻、电容、电感有多少;特别是寄生参数的大小,这在电路 设计阶段是无法得知的。因此,需要对版图进行参数提取。包括提取电路连接关系、寄生电 阻、寄生电容、寄生电感,然后进行各种模拟验证,以确保该设计的正确性。这一部分主要 包括:设计规则检査(DRC)、版图的电路提取(NE)、电学规检查(ERC)和寄生参数提 取(PE)。 经过验证的版图可以提交给集成电路制造厂进行制版、生产。到此为止,集成电路的设 计可以完成 第三节VLSI设计中的问题 在ⅥLSI设计中,有几方面的问题,需要大家了解: 、成本问题 VLSⅠ的成本包括:设计费用、制造费用及此过程中工程师的工资。开发设计费用一般 以人年计算。即开发过程中的人数与时间的乘积 设计时间在设计成本中占主要地位,它不仅影响产品最终的成本,而且受市场竞争的制 约。一般来讲,对于市场需求量大、通用性强的电路,可用全定制设计方式设计,以减小芯 片面积、提高电路性能。这种设计方式的缺点是费时。而对于批量不大的专用电路路,可采 用半定制的设计方式,以缩短设计时间、减小设计费用。这种设计方式的缺点是芯片面积的 利用率低。 二、设计正确性要求 设计的正确性是IC设计中最基本的要求。IC设计一旦完成并送交制造厂生产后,再发 现有错误,就需要重新来过。重新制版、重新流片。这会造成巨大的损失。由于VLSI集成 度越来越高、电路实现的功能越来越复杂,加上由于工艺的提高,出现了许多新的问题。如 电路的延迟、噪声、串扰、功耗、时钟偏移多大等问题,使设计难度越来越大。设计中发现
8 对于一个复杂系统的简化办法最好就是将其划分成子系统，然后分而治之。有了这些系 统设计信息就可以利用仿真模拟的方法改进整个系统设计，使之达到最优，并可以简化后续 的设计步骤。 3、逻辑设计（Logic Design） 这一步是将系统功能结构化。在系统功能设计的基础上，需要将各子系统模块加以结构 化、实体化，选择合适的逻辑部件来实现系统功能。通常以文本、原理图、逻辑图表示设计 结果，有时也采用布尔表达式来表示设计结果。对于一个设计得到的逻辑结构需要反复进行 模拟验证，彬进行设计优化或称逻辑最小化。 4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。在这一步设计中要考虑电路的速度、功 耗、噪声等，以满足系统性能的要求。要做到这些，同样也需要对设计结果进行电路分析以 及设计优化。 5、物理设计（Physical Design or Layout Design） 物理设计或称版图设计是 VLSI 设计中最费时的一步。它要将电路设计中的每一个元器 件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图 信息，而这些版图信息是以带有层次的几何图形表示的。对于上亿个元件及它们的互连用几 何图形表示，其数据量之大、问题之复杂是人工所不能解决的，必须依靠计算机进行辅助设 计。 6、设计验证（Design Verification） 在版图设计完成以后，非常重要的一步工作是版图验证。对于版图上的几何图形，我们 如何知道它们的电流有多大；电阻、电容、电感有多少；特别是寄生参数的大小，这在电路 设计阶段是无法得知的。因此，需要对版图进行参数提取。包括提取电路连接关系、寄生电 阻、寄生电容、寄生电感，然后进行各种模拟验证，以确保该设计的正确性。这一部分主要 包括：设计规则检查（DRC）、版图的电路提取（NE）、电学规检查（ERC）和寄生参数提 取（PE）。 经过验证的版图可以提交给集成电路制造厂进行制版、生产。到此为止，集成电路的设 计可以完成。 第三节 VLSI 设计中的问题 在 VLSI 设计中，有几方面的问题，需要大家了解： 一、成本问题 VLSI 的成本包括：设计费用、制造费用及此过程中工程师的工资。开发设计费用一般 以人年计算。即开发过程中的人数与时间的乘积。 设计时间在设计成本中占主要地位，它不仅影响产品最终的成本，而且受市场竞争的制 约。一般来讲，对于市场需求量大、通用性强的电路，可用全定制设计方式设计，以减小芯 片面积、提高电路性能。这种设计方式的缺点是费时。而对于批量不大的专用电路路，可采 用半定制的设计方式，以缩短设计时间、减小设计费用。这种设计方式的缺点是芯片面积的 利用率低。 二、设计正确性要求 设计的正确性是 IC 设计中最基本的要求。IC 设计一旦完成并送交制造厂生产后，再发 现有错误，就需要重新来过。重新制版、重新流片。这会造成巨大的损失。由于 VLSI 集成 度越来越高、电路实现的功能越来越复杂，加上由于工艺的提高，出现了许多新的问题。如 电路的延迟、噪声、串扰、功耗、时钟偏移多大等问题，使设计难度越来越大。设计中发现
和修改错误都变得相当困难。因此,要保证100%的设计正确性并非易事。 三、设计过程集成化 计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发展阶段可以用 手工进行设计的话。那麽,如今集成电路设计离开计算机进行辅助设计是无法实现的。 在ⅤLSI电路设计中,所有的设计工作在制造出电路之前只能通过人的大脑去思考、分 析,借助于计算机工具验证、分析和辅助设计。由于IC设计这一独特的限制,就需要有功 能更强、性能更好的EDA设计工具将整个集成电路设计过程统一考虑,前后呼应,从全局 的观点使系统设计达到最优。 目前,实际上计算机辅助设计软件及工具几乎渗透了ⅥLSI设计的各个步骤中:工艺模 拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工具、计算机 辅助设计、封装工具 四、VLSI设计的可测试性问题 测试在VLSI设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计 要求正常工作。随着ⅥLSI功能的日趋复杂,测试费用所占的比例明显增大,虽然芯片测试 是在ⅤLSI生产过程当中进行的,但是为了减小测试所需要的资源,往往在电路设计阶段就 要考虑其可测试性的问题,增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一 些专门用于测试的辅助电路 第四节VISI的设计方法 VLSI设计中覆盖了电路与系统、微电子学、计算机等多个专业,是一个十分复杂的过 程。ⅤLSI设计方法学可以简化设计工作的复杂性。由于ⅤLSI设计的复杂性和设计正确性 的要求,决定了VLSI设计工作必须借助与CAD工具进行。而设计方法学旨在人工干预设 计与CAD工具之间的交互过程中取得尽可能高的设计效率 、ⅤILSI设计的一般形式 层次式设计是VLSI设计中最广泛使用的方法,它可以简化VLSI设计的复杂性。层次 式设计方法分为自顶向下和自底向上两种方法。P5,图14给出了这两种层次设计的示意图 从图1.4可以看出,通常的设计是采用自顶向下的设计过程。即从一个行为概念开始, 逐级建立起越来越具体的层次结构,直至得到一个能够直接变换到电路实体的充分低的设计 级 层次设计将设计目标划分为不同层次的级别,而针对设计对象的不同,又可以划分为 几个不同的设计区域。这里设计域的划分是针对不同的设计描述方式而确定的,它是具有相 当抽象的设计表示方法。 从图14中,我们看到整个层次化设计分为三个域:行为域、结构域和几何域。 行为域设计主要考虑集成系统所要完成什麽样的功能。设计中不考虑具体用什麽方式来 实现这一功能。行为域设计中电路的具体要求(如功能、速度、功耗等)可以表示为设计的 约束条件。 结构域设计的目的是完成电路的具体结构,即确定完成各功能的具体电路形式 何域是将电路转换成物理的额版图,即用于进行LSI生产制造所用的掩膜数据。 二、IC层次式设计方法 下面我们以自顶向下的设计方法为例,说明IC的层次式设计方法。对于一个复杂的数 字IC来说,可以将其设计分为下面六步完成 1、行为级(系统设计说明):主要解决要做什麼的问题。需要给出具体的要求,如速度 功耗、可靠性、采用的工艺、开发费用、开发周期等等,作为设计过程的约束条件。要给出
9 和修改错误都变得相当困难。因此，要保证 100％的设计正确性并非易事。 三、设计过程集成化 计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发展阶段可以用 手工进行设计的话。那麽，如今集成电路设计离开计算机进行辅助设计是无法实现的。 在 VLSI 电路设计中，所有的设计工作在制造出电路之前只能通过人的大脑去思考、分 析，借助于计算机工具验证、分析和辅助设计。由于 IC 设计这一独特的限制，就需要有功 能更强、性能更好的 EDA 设计工具将整个集成电路设计过程统一考虑，前后呼应，从全局 的观点使系统设计达到最优。 目前，实际上计算机辅助设计软件及工具几乎渗透了 VLSI 设计的各个步骤中：工艺模 拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工具、计算机 辅助设计、封装工具......。 四、VLSI 设计的可测试性问题 测试在 VLSI 设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计 要求正常工作。随着 VLSI 功能的日趋复杂，测试费用所占的比例明显增大，虽然芯片测试 是在 VLSI 生产过程当中进行的，但是为了减小测试所需要的资源，往往在电路设计阶段就 要考虑其可测试性的问题，增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一 些专门用于测试的辅助电路。 第四节 VLSI 的设计方法 VLSI 设计中覆盖了电路与系统、微电子学、计算机等多个专业，是一个十分复杂的过 程。VLSI 设计方法学可以简化设计工作的复杂性。由于 VLSI 设计的复杂性和设计正确性 的要求，决定了 VLSI 设计工作必须借助与 CAD 工具进行。而设计方法学旨在人工干预设 计与 CAD 工具之间的交互过程中取得尽可能高的设计效率。 一、VLSI 设计的一般形式 层次式设计是 VLSI 设计中最广泛使用的方法，它可以简化 VLSI 设计的复杂性。层次 式设计方法分为自顶向下和自底向上两种方法。P5，图 1.4 给出了这两种层次设计的示意图。 从图 1.4 可以看出，通常的设计是采用自顶向下的设计过程。即从一个行为概念开始， 逐级建立起越来越具体的层次结构，直至得到一个能够直接变换到电路实体的充分低的设计 级。 层次设计将设计目标划分为不同层次的级别，而针对设计对象的不同，又可以划分为 几个不同的设计区域。这里设计域的划分是针对不同的设计描述方式而确定的，它是具有相 当抽象的设计表示方法。 从图 1.4 中，我们看到整个层次化设计分为三个域：行为域、结构域和几何域。 行为域设计主要考虑集成系统所要完成什麽样的功能。设计中不考虑具体用什麽方式来 实现这一功能。行为域设计中电路的具体要求（如功能、速度、功耗等）可以表示为设计的 约束条件。 结构域设计的目的是完成电路的具体结构，即确定完成各功能的具体电路形式。 几何域是将电路转换成物理的额版图，即用于进行 VLSI 生产制造所用的掩膜数据。 二、IC 层次式设计方法 下面我们以自顶向下的设计方法为例，说明 IC 的层次式设计方法。对于一个复杂的数 字 IC 来说，可以将其设计分为下面六步完成： 1、行为级（系统设计说明）：主要解决要做什麽的问题。需要给出具体的要求，如速度、 功耗、可靠性、采用的工艺、开发费用、开发周期等等，作为设计过程的约束条件。要给出
这些条件并比容易,需要进行大量的市场调研。 2、功能级:将系统功能说明转化为子系统或模块的集合。子系统之间通过数据流和控 制流相互连接。由于系统规模及制造工艺等多种原因的限制,一个电子系统往往不能用一个 芯片来实现,需要做成几个芯片,或用MCM来实现。那麽,这种划分就显得尤为重要。如 何能够使得这种划分取得最优结果,这与多种因素有关。往往只能采用折衷方案 3、寄存器传输级:将子系统或模块转换成其功能所采用的实际硬件。如寄存器、组合 逻辑、多路转换器等等。 4、门级:将寄存器、逻辑功能块等转换成只包含基本门与触发器的电路,并进行模拟 及优化。 5、电路级:将门、触发器转换成晶体管、电阻、电容等基本元件及连线,同时考虑电 学及电路性能,并进行电路分析 6、版图级(物理级):将晶体管、电阻、电容及连线转换成几何图形,即物理版图。并 进行电路参数提取及验证 从上面的流六个设计步骤中,我们看到这种自顶向下的设计方法是一种逐步细化的过 程。它的优点是将一个复杂的设计问题简单化,分而治之。而且具有全局性,从整体设计上 把握最优。但它也存在一定的问题,由于在上层设计时,并不了解底层的实际情况。因此, 当完成某一层设计后,就给下一层设计提出了约束条件,即必须按照这些条件进行设计才能 保证系统最优。因此,就会给下一层设计带来一定的限制,不能发挥其优势,甚至有时这种 约束条件是无法实现的。同样,自底向上的设计方法也同样存在没有全局观点等问题。因此 目前的lC设计方法往往采用的是自顶向下和自底向上相结合的方法 参考书上例12-1,1.2-2。 三、LSI设计描述 按照层次化的设计方法,ⅥLSI的设计在每一层次上都需要有一套具体的描述方法, 来表示设计的结果。而每一设计层根据要表示问题的侧重面不同可以有几套不同的表示方 法。我们前面谈到,每个设计层上都有三个域,相应地就有三种描述方法。即:行为描述、 结构描述和几何描述。为了使用计算机进行辅助设计,还需要有专门用于计算机辅助设计的 描述方法。下面给出了不同设计层次的不同描述方法: 表3不同设计层次的不同描述方法 设计级别 行为描述 结构描述 几何描述 算机描述 功能级 算法流程图 方块图 VHDL 寄存器 有限状态机 方框图 VHDL 传输级 状态图 卡诺图 逻辑图 VHDL 布尔方程 逻辑模拟 晶体管级 网络方程 电路图 YAL、 SPICE DEF/LEF 版图级 电子、空穴等传设计规则、工艺版图 CIF、EDIF、 输方程 要求 GDS2 1、行为描述:行为描述的基本特征是将芯片的外部表象和内部的具体实现分隔开来。 即以黑盒子表示其功能,而不管黑盒内部是怎样实现的。在功能描述中,设计者着眼点放在 芯片做什麽?而不管怎样做 2、结构描述:结构描述指定为完成某种特定功能时各个元件之间是如何连接的。或者 说是一个功能描述向一组元件及其互连上的映射
10 这些条件并比容易，需要进行大量的市场调研。 2、功能级：将系统功能说明转化为子系统或模块的集合。子系统之间通过数据流和控 制流相互连接。由于系统规模及制造工艺等多种原因的限制，一个电子系统往往不能用一个 芯片来实现，需要做成几个芯片，或用 MCM 来实现。那麽，这种划分就显得尤为重要。如 何能够使得这种划分取得最优结果，这与多种因素有关。往往只能采用折衷方案。 3、寄存器传输级：将子系统或模块转换成其功能所采用的实际硬件。如寄存器、组合 逻辑、多路转换器等等。 4、门级：将寄存器、逻辑功能块等转换成只包含基本门与触发器的电路，并进行模拟 及优化。 5、电路级：将门、触发器转换成晶体管、电阻、电容等基本元件及连线，同时考虑电 学及电路性能，并进行电路分析。 6、版图级（物理级）：将晶体管、电阻、电容及连线转换成几何图形，即物理版图。并 进行电路参数提取及验证。 从上面的流六个设计步骤中，我们看到这种自顶向下的设计方法是一种逐步细化的过 程。它的优点是将一个复杂的设计问题简单化，分而治之。而且具有全局性，从整体设计上 把握最优。但它也存在一定的问题，由于在上层设计时，并不了解底层的实际情况。因此， 当完成某一层设计后，就给下一层设计提出了约束条件，即必须按照这些条件进行设计才能 保证系统最优。因此，就会给下一层设计带来一定的限制，不能发挥其优势，甚至有时这种 约束条件是无法实现的。同样，自底向上的设计方法也同样存在没有全局观点等问题。因此， 目前的 IC 设计方法往往采用的是自顶向下和自底向上相结合的方法。 参考书上例 1.2—1，1.2—2。 三、VLSI 设计描述 按照层次化的设计方法，VLSI 的设计在每一层次上都需要有一套具体的描述方法， 来表示设计的结果。而每一设计层根据要表示问题的侧重面不同可以有几套不同的表示方 法。我们前面谈到，每个设计层上都有三个域，相应地就有三种描述方法。即：行为描述、 结构描述和几何描述。为了使用计算机进行辅助设计，还需要有专门用于计算机辅助设计的 描述方法。下面给出了不同设计层次的不同描述方法： 表 3 不同设计层次的不同描述方法 设计级别 行为描述 结构描述 几何描述 计算机描述 功能级 算法流程图 方块图 VHDL 寄存器 传输级 有限状态机 状态图 方框图 VHDL 门 级 卡诺图 布尔方程 逻辑图 VHDL 逻辑模拟 晶体管级 网络方程 电路图 YAL、SPICE DEF/LEF 版图级 电子、空穴等传 输方程 设计规则、工艺 要求 版 图 CIF 、 EDIF 、 GDS2 1、行为描述：行为描述的基本特征是将芯片的外部表象和内部的具体实现分隔开来。 即以黑盒子表示其功能，而不管黑盒内部是怎样实现的。在功能描述中，设计者着眼点放在 芯片做什麽？而不管怎样做。 2、结构描述：结构描述指定为完成某种特定功能时各个元件之间是如何连接的。或者 说是一个功能描述向一组元件及其互连上的映射
