专题一SOC设计方法学
专题一 SOC设计方法学
片上系统S0C的优势 高性能 低功耗 体积小 重量轻 成本低
片上系统SOC的优势 高性能 低功耗 体积小 重量轻 成本低
S0C对EDA技术的挑战 SOC可集成: processors, embedded memories, programmable logic, and various application-specific circuit components designed by multiple teams for multiple projects ·芯片规模呈指数增长 设计复杂性呈指数增长 设计领域中挑战与机会并存
SOC对EDA技术的挑战 • SOC可集成： processors, embedded memories, programmable logic, and various application-specific circuit components designed by multiple teams for multiple projects. • 芯片规模呈指数增长 • 设计复杂性呈指数增长 • 设计领域中挑战与机会并存
设计复杂性星双指数倍增长 C1: complexity due to exponential increase of chip capacity More devices More power Heterogeneous integration C2: complexity due to exponential decrease of feature size Interconnect delay Coupling noise EMI(Electro Magnetic Interference) Design Complexity oc Cl C2
设计复杂性呈双指数倍增长 • C1: complexity due to exponential increase of chip capacity ---- More devices ---- More power ---- Heterogeneous integration • C2: complexity due to exponential decrease of feature size ---- Interconnect delay ---- Coupling noise ---- EMI(Electro Magnetic Interference) • Design Complexity C1 x C2
Productivity Gap Chip Capacity and Designer Productivity 10000000 100000000 1000000 10000000 10000 58%Yr Complexity 1000000 10000 growth rate 100000 1000 10000 100 BnY. 1000 Productiv ity growth rate 100 1982 1990 2000 2010
Productivity Gap Chip Capacity and Designer Productivity Logic Transistors/Chip(K) Transistors/Staff-Month 1 10 100 1000 10000 100000 1000000 10000000 10 100 1000 10000 100000 1000000 10000000 100000000 2010 1982 1990 2000 58%/Yr. Complexity growth rate 21%/Yr. Productivity growth rate
系统集成芯片的内涵及外 特性:实现复杂系统功能的超大规模集成电 路;采用超深亚微米工艺技术;使用一个或数 个嵌入式CPU或数字信号处理器;具有外部对 芯片进行编程的功能;主要采用第三方的I核 进行设计
系统集成芯片的内涵及外延 特性：实现复杂系统功能的超大规模集成电 路；采用超深亚微米工艺技术；使用一个或数 个嵌入式CPU或数字信号处理器；具有外部对 芯片进行编程的功能；主要采用第三方的IP核 进行设计
这样的定义决定了SOC的设计必须采用与现在 的集成电路设计十分不同的方法 首先,一个SOC必须是实现复杂功能的超大规 模集成电路,它的规模决定了芯片设计不仅需 要设计者具备集成电路的知识,更要具备系统 的知识,也要对芯片的应用有透彻的了解。 其次,深亚微米工艺提出的诸多挑战至今尚未 的到彻底解决,互连延迟主导系统性能的问题 随着工艺技术的不断进步将变得越来越突出。 在人们彻底实现面向逻辑的设计方法向面向互 连的设计方法的转变之前,这个问题将一直存 在并长期困扰整个集成电路设计业
这样的定义决定了SOC的设计必须采用与现在 的集成电路设计十分不同的方法。 • 首先，一个SOC必须是实现复杂功能的超大规 模集成电路，它的规模决定了芯片设计不仅需 要设计者具备集成电路的知识，更要具备系统 的知识，也要对芯片的应用有透彻的了解。 • 其次，深亚微米工艺提出的诸多挑战至今尚未 的到彻底解决，互连延迟主导系统性能的问题 随着工艺技术的不断进步将变得越来越突出。 在人们彻底实现面向逻辑的设计方法向面向互 连的设计方法的转变之前，这个问题将一直存 在并长期困扰整个集成电路设计业
第三,单个芯片要处理的信息量核信息复杂度 要求芯片必须具备强大的数据处理能力,嵌入 式CPU或数字信号处理器的使用将是SOC的 个重要标志。 第四,既然采用了嵌入式的CPU、微处理器或 数字信号处理器芯片就具备了编程能力。 最后,采用第三方的P核是SOC设计的必然 高度复杂的系统功能核愈来愈高的产品进入市 场的时间要求不允许芯片设计者一切从零开始, 必须借鉴和使用已经成熟的设计为自己的产品 开发服务
• 第三，单个芯片要处理的信息量核信息复杂度 要求芯片必须具备强大的数据处理能力，嵌入 式CPU或数字信号处理器的使用将是SOC的一 个重要标志。 • 第四，既然采用了嵌入式的CPU、微处理器或 数字信号处理器芯片就具备了编程能力。 • 最后，采用第三方的IP核是SOC设计的必然。 高度复杂的系统功能核愈来愈高的产品进入市 场的时间要求不允许芯片设计者一切从零开始， 必须借鉴和使用已经成熟的设计为自己的产品 开发服务
IP模块的应用 全球专用集成电路年销售额(单位:十亿美元) 6420 ■含有IP核 的专用集 成电路 不含IP核 的专用集 成电路 6420 1994199519961997199819992000
IP模块的应用 全球专用集成电路年销售额 （单位：十亿美元） 0 2 4 6 8 10 12 14 16 1994 1995 1996 1997 1998 1999 2000 含有IP核 的专用集 成电路 不含IP核 的专用集 成电路
(一)SOC设计方法学的主要内 软/硬件协同设计( Software/ Hardware Co- Design 具有知识产权的内核( Intellectual Property Core, 简称IP核)及其复用( Reuse) 超深亚微米( Very deep sub- Micron,简称VDSM 技术
（一）SOC设计方法学的主要内容 • 软/硬件协同设计（Software/Hardware Co-Design） • 具有知识产权的内核（Intellectual Property Core， 简称IP 核）及其复用（Reuse） • 超深亚微米（Very Deep Sub-Micron，简称VDSM） 技术