第四章逻辑设计技术 第一节MS管的串、并联特性 晶体管的驱动能力是用其导电因子β来表示的,β值越大,其驱动能力越强。单个管子 是如此,对于多个管子的串、并情况下,其等效导电因子应如何推导?下面我们来具体分析 两管串联 设:V相同,工作在线性区。 IDSI=BI(VG-VT-VM--(VG D IDS2=B2CG-VT-VS)(VG-VT-VM) (G-VT-VM BI+p VG-Vr-VS (G-VT-VD) B1+B2 将上式代入(1)得: VG-VT-v VG-VT-v B1+k 由等效管得 比较(3)(4)得 IDS= BefrIOG-VT-V eff (G-VT-V B e B1+B2 同理可推出N个管子串联使用时,其等效增益因子为: e ≌1 V
第四章 逻辑设计技术 第一节 MOS 管的串、并联特性 晶体管的驱动能力是用其导电因子β来表示的，β值越大，其驱动能力越强。单个管子 是如此，对于多个管子的串、并情况下，其等效导电因子应如何推导？下面我们来具体分析 一下： 一、 两管串联： 设：Vt 相同，工作在线性区。 将上式代入（1）得： 由等效管得： 比较（3）（4）得： 同理可推出 N 个管子串联使用时，其等效增益因子为： ( ) (VG VT VD) (1) 2 VG VT VM 2 β1 I 1 − − − − − − DS = − − − − − ( ) ( ) (2) 2 2 2 2 − − − − − − I DS = V G −V T −V S − V G −VT −V M ( ) ( ) (V G V T V D) β β β V G V T V S β β β V G V T V M I D S I D S − − + − − + + − − = = 2 1 2 2 1 1 2 2 2 1 2 ( ) ( ) ] (3) 2 2 [ 1 2 2 1 − − − − − − − − − − + I DS = V G V T V S V G V T V D ( ) ( ) ] (4) 2 2 = [ − − − −V −V D − − − − − − I DS eff V G VT V S V G T 1 2 2 + = eff = = N i βi βeff 1 1 1 Vd Vs Ids βeff Vg T1 β1 T2 β2 Vs Vd Vg Vm
、两管并联 Ⅰas=lo+l2=(B1+B 9--VG-VT-VD) los=Bef(vG-Vr-vs)--( D B B1+B2 同理可证,N个Vt相等的管子并联使用时 IIβ1 ds B eff 第二节各种逻辑门的实现 与非门 如图2所示为CMOS与非门,它由两个P管和两个N构成,P管并联,N管串联。从 逻辑功能上,它们实现“与非”功能:X=a·b。下面我们讨论与非门电路的驱动能力 问题 Tp 图1CMOS标准反相器 在一个组合逻辑电路中,为了使各种组合门电路之间能够很好地匹配,各个逻辑门的驱 动能力都要与标准反相器相当。即在最坏工作条件下,各个逻辑门的驱动能力要与标准反相
二、两管并联： 同理可证，N 个 Vt 相等的管子并联使用时： 第二节 各种逻辑门的实现 一、 与非门 如图 2 所示为 CMOS 与非门，它由两个 P 管和两个 N 构成，P 管并联，N 管串联。从 逻辑功能上，它们实现“与非”功能： 。下面我们讨论与非门电路的驱动能力 问题。 图 1 CMOS 标准反相器 在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱 动能力都要与标准反相器相当。即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相 I D S = I D S + I D S = + (V G −V T −V S) − (V G −V T −V D) 2 2 ) 1 2 ( 1 2 ( ) ( ) 1 2 2 2 = + = − − − − − eff I DS eff V G VT V S V G VT V D = = N i eff i 1 Vd Vs Ids βeff Vg T1 β1 T2 β2 Vs Vd Vg Vg X = a b Vo Vdd Vss Vi Tp Tn
器的特性相同。 设:标准反相器的导电因子为βn=Bp 与非门的导电因子为Bn1=Bn2=Bn 与非门的工作情况如下 (1)当a,b=1,1时,下拉管的等效导电因子:Bcm=Bn/2 (2)当a,b=0,0时,上拉管的等效导电因子:阝cm=2Bp (3)当a,b=1,0或0,1时,上拉管的等效导电因子:βcm=B'p 综合以上情况,在最坏的工作情况下,即:(1)、(3),应与标准反相器相当,既使: βcmp=βp=Bp B effn=Bn2=B n Bp=Bn→Bem=Bem na("),=2n(") 一≈O.5×2.5=1.25 即要求p管的沟道宽度比n管大1.25倍以上 图2CM0S与非门 二、或非门 如图3是或非门电路,其逻辑功能为: 下面分析其工作情况。 (1)当a,b=0,0时,上拉管的等效导电因子:βcm=Bp2 2)当a,b=1,1时,下拉管的等效导电因子:βcm=2βn 3)当a,b=1,0或0,1时,下拉管的等效导电因子:βcmn=Bn 综合以上情况,在最坏的工作情况下,即:(1)、(3),应与标准反相器相当,既使: P effp =Pp/2=P p Beffn=Bn=B 即:βp=2βn 所以Wp/Wn=2un/up≈2*2 要求在或非门情况下,p管的宽度要比n管宽度大五 倍才行 、CMQS与或非门 如图4为CMOS与或非门,它实现的逻辑功能为: X=ab+cd (1)当a,b,c,d=0,0,0,0时:βcm=Bp (2)当a,b,C,d=1,1,1,1时:Bcm=Bn 3)当a,b,C,d有一个为1时:βc=2B/3 图3CMOS或非门
Vdd Vss X b a Vdd Vss X b a Tp2 Tp1 Tn1 Tn2 器的特性相同。 设：标准反相器的导电因子为 βn=βp 与非门的导电因子为 βn1=βn2=βn ’ , βp1=βp2=βp ’ 与非门的工作情况如下： (1) 当 a，b=1，1 时，下拉管的等效导电因子：βeffn=βn ’ /2 (2) 当 a，b=0，0 时，上拉管的等效导电因子：βeffp=2βp ’ (3) 当 a，b=1，0 或 0，1 时，上拉管的等效导电因子：βeffp=β’p 综合以上情况，在最坏的工作情况下，即：（1）、（3），应与标准反相器相当，既使： βeffp=βp ’=βp βeffn=βn ’ /2=βn 即要求 p 管的沟道宽度比 n 管大 1.25 倍以上。 图 2 CMOS 与非门 二、或非门 如图 3 是或非门电路，其逻辑功能为： 下面分析其工作情况。 (1)当 a，b=0，0 时，上拉管的等效导电因子：βeffp=βp ’ /2 (2)当 a，b=1，1 时，下拉管的等效导电因子：βeffn=2βn ’ (3)当 a，b=1，0 或 0，1 时，下拉管的等效导电因子：βeffn=βn ’ 综合以上情况，在最坏的工作情况下，即：（1）、（3），应与标准反相器相当，既使： βeffp=βp ’ /2=βp βeffn=βn ’=βn 即： βp ’=2βn ’ 所以 Wp ’ /Wn ’=2μn/μp≈2*2.5=5 要求在或非门情况下，p 管的宽度要比 n 管宽度大五 倍才行。 三、CMOS 与或非门 如图 4 为 CMOS 与或非门，它实现的逻辑功能为： (1)当 a,b,c,d=0,0,0,0 时：βeffp=βp ; (2)当 a,b,c,d=1,1,1,1 时：βeffn=βn ’ (3)当 a,b,c,d 有一个为 1 时：βeffp=2β/p ’3 图 3 CMOS 或非门 X = a + b X = ab + cd ( ) ( ) 0 5 2 5 125 2 2 1 L W ox β μC ' p 2 β ' n β βeffp β n effn β p β . . . p μ n μ W ' n W' p L W ' p ox C n μ L W ' p ox C p μ = = = = = = → =
(4)当a,b,C,d=1,1,0,0或a,b,C,d=0,0,1,1时 vad βcm=Bn/2 (5)当a,b,C,d=0,1,0,1或1,0,1,0或0,1,1,0或 综合以上情况,在最坏的工作情况下,即:(4) (5),应使 Bcp=βp2=p βcm=Bn/2=B 则:W'p/Wn=um/up≈2.5 四 、CMOS传输门 个MOS管(图5)可以作为一个开关使用 下面我们分析一个NMOS管的开关特性。电路中 C1是其负载电容。 当Ⅴ=0时,T截止,相当于开关断开。 图4CMOS与或非门 当V=1时,T导通,相当于开关合上。 ·V1〈VgV1时:输入端处于开启状态,设初始时V。=0,则V刚加上时,输出端也处于开 启状态,MOS管导通,沟道电流对负载电容C充电,至Vo=V。 ·V≥VgV1时:输入沟道被夹断,设初使V。〈VgV,则ⅵ刚加上时,输出端导通,沟 道电流对C1充电,随着vo的上升,沟道电流逐渐减小,当Vo=VgV时,输出端也夹断, MOS管截止,V保持ⅤV不变 综上所述 Vg<ⅤgV时,MOS管无损地传输信号。 Ⅴ≥ⅤgrV时,V。=ⅤgrV信号传输有损失,为不使Ⅴ有损失需增大Ⅴg。 Vo=Ve-VI T V/(Ve-v,) 图5MOS管的开关特性 为了解决NMOS管在传输时的信号损失,我们通常采用CMOS传输门(图6)作为开 关使用,它是由一个N管和一个P管构成。工作时,NMOS管的衬底接地,PMOS管的衬 底接电源,且NMOS管栅压gn与PMOS管的栅压V极性相反。 ·V=1,Ⅴg=0时:双管截止,相当于开关断开
(4)当 a,b,c,d=1,1,0,0 或 a,b,c,d=0,0,1,1 时： βeffn=βn ’ /2 (5)当 a,b,c,d=0,1,0,1 或 1,0,1,0 或 0,1,1,0 或 1,0,0,1 时：βeffp=βp ’ /2 综合以上情况，在最坏的工作情况下，即：（4）、 （5），应使： βeffp=βp ’ /2=βp βeffn=βn ’ /2=βn 则： W’p/W’n=μn/μp≈2.5 四、CMOS 传输门 一个 MOS 管（图 5）可以作为一个开关使用， 下面我们分析一个 NMOS 管的开关特性。电路中 Cl 是其负载电容。 当 Vg=0 时，T 截止，相当于开关断开。 图 4 CMOS 与或非门 当 Vg=1 时，T 导通，相当于开关合上。 • Vi〈Vg-Vt 时：输入端处于开启状态，设初始时 Vo=0，则 Vi 刚加上时，输出端也处于开 启状态，MOS 管导通，沟道电流对负载电容 Cl 充电，至 Vo=Vi 。 • Vi≥Vg-Vt 时：输入沟道被夹断，设初使 Vo〈Vg-Vt，则 Vi 刚加上时，输出端导通，沟 道电流对 Cl 充电，随着 Vo 的上升，沟道电流逐渐减小，当 Vo=Vg-Vt 时，输出端也夹断， MOS 管截止，Vo 保持 Vg-Vt 不变。 综上所述： Vg<Vg-Vt 时，MOS 管无损地传输信号。 Vi≥Vg-Vt 时，Vo=Vg-Vt 信号传输有损失，为不使 Vo 有损失需增大 Vg 。 图 5 MOS 管的开关特性 为了解决 NMOS 管在传输时的信号损失，我们通常采用 CMOS 传输门（图 6）作为开 关使用，它是由一个 N 管和一个 P 管构成。工作时，NMOS 管的衬底接地，PMOS 管的衬 底接电源，且 NMOS 管栅压 Vgn 与 PMOS 管的栅压 Vgp 极性相反。 • Vgp=1，Vgn=0 时：双管截止，相当于开关断开； x Vss a c b d Vdd a b c d Vg Vi T Cl Vo Vo/（Vg-Vt） 1 1 Vi/（Vg-Vt） Vo=Vg-Vt
·Va=0,Va=1时:双管有下列三种工作状态 (1)VVa+VP管导通 V>Va+VnN管截止 V1通过P管对C充电至:V=V 通过上述分析,CMOS传输门是较理想的开关,它可将信号无损地传输到输出端 No A 双管通 5432 012345Vi 图6CMOS传输门的开关特性 五、异或门及同或门 异或门 异或门的逻辑表达式为:X=AB=AB+AB 其电路如图所示,图7(a)的逻辑功能很清楚,但它使用了12个管子,而实现同样的 逻辑功能我们可以化简成图7(b)的电路 T1,T组成一个标准反相器,T3,T4组成CMOS传输门,T5,T6是一个特殊的CMOS 反相器 (1)当B=1时,传输门断开,特殊反相器工作:X=A (2)当B=0时,特殊反相器不工作,传输门把A送到X:Ⅹ=A 所以X=AB+AB=A④B
• Vgp=0，Vgn=1 时：双管有下列三种工作状态： （1） ViVgp+|Vtp| P 管导通 Vi 通过双管对 Cl 充电至：Vo=Vi （3）Vi> Vgp+|Vtp| P 管导通 Vi> Vgn+Vtn N 管截止 Vi 通过 P 管对 Cl 充电至：Vo=Vi 通过上述分析，CMOS 传输门是较理想的开关，它可将信号无损地传输到输出端。 图 6 CMOS 传输门的开关特性 五、异或门及同或门 1、 异或门 异或门的逻辑表达式为： 其电路如图所示，图 7（a）的逻辑功能很清楚，但它使用了 12 个管子，而实现同样的 逻辑功能我们可以化简成图 7（b）的电路。 T1，T2 组成一个标准反相器，T3，T4 组成 CMOS 传输门，T5，T6 是一个特殊的 CMOS 反相器。 （1）当 B=1 时，传输门断开，特殊反相器工作： （2） 当 B=0 时，特殊反相器不工作，传输门把 A 送到 X：X=A 所以 A B X 1 1 0 0 1 1 1 0 1 0 0 0 0 1 2 3 4 5 Vi Vo 5 4 3 2 1 双管通 N 管 通 P 管 通 X = A B = AB + AB X = A X = AB + AB = A B
B T T4 T (a) 图7同或门电路 2、同或门 逻辑表达式:X=AB+AB=A⑧B 0 16、T7总是导通的: AB=0,0时:T1,T2,T3,T4关,T5通,Vd通过T7充电,X=1 A,B=1,0时:T1,T3关,12,T5通,T5通,T,T5,T4形成通路,X=0 A,B=0,1时:T1,T3通,T2,T4关,T5通,T7,T5,T3形成通路,Ⅹ=0 A,B=1,1时:T1,T2,T3,Ⅳ4通,T5关,Vdd通过T7充电,X=1 Vdd T T2 B
图 7 同或门电路 2、 同或门 逻辑表达式： A B X 0 0 1 1 0 0 0 1 0 1 1 1 T6、T7 总是导通的： A,B=0,0 时：T1, T2,T3,T4 关， T5 通，Vdd 通过 T7 充电，X=1； A,B=1,0 时：T1,T3 关，T2,T5 通，T5 通，T7，T5，T4 形成通路，X=0； A,B=0,1 时：T1, T3 通，T2,T4 关，T5 通，T7，T5，T3 形成通路，X=0； A,B=1, 1 时：T1, T2,T3,T4 通，T5 关，Vdd 通过 T7 充电，X=1。 x Vss A B Vdd A B （a） B A Vdd T2 T1 T4 T3 T6 T5 X B B (b) X = AB+ AB = AB A Vdd B X T6 T2 T1 T3 T4 T7 T5
本章余下的内容 第三节可编程逻辑阵列PLA( The Programmable Logic Array) 第四节触发器(Flip-Flop) 静态触发器( Static Flip-Flop) 2.动态触发器( Dynamic Flip-Flop 3.准静态触发器(Semi- Static Flip--Flop) 第五章存储器( Memory) 1.只读存储器(ROM):( EPROM, EEPROM) 2.随机存储器(RAM):(动态随机存储器DRAM,静态随机存储器SRAM 第六章交通灯 以上内容由于在《数子逻辑》课中已详细讨论过,所以本课不作详细介绍了
本章余下的内容： 第三节 可编程逻辑阵列 PLA（The Programmable Logic Array） 第四节 触发器 （Flip—Flop） 1．静态触发器（Static Flip—Flop） 2．动态触发器（Dynamic Flip—Flop） 3．准静态触发器（Semi-Static Flip—Flop） 第五章 存储器 （Memory） 1．只读存储器（ROM）：（EPROM，EEPROM） 2．随机存储器（RAM）：（动态随机存储器 DRAM，静态随机存储器 SRAM） 第六章 交通灯 以上内容由于在《数子逻辑》课中已详细讨论过，所以本课不作详细介绍了