第九章系统封装与测试 2021/2/21
2021/2/21 1 第九章 系统封装与测试
集成电路的封装方法 双列直插式(DIP: Dual in- line Package) 表面安装封装(SMP: Surface Mounted Package 球型阵列封装(BGA: Ball Grid arrag 芯片尺寸封装(CSP: Chip Scale Package) 晶圆级尺寸封装(WLP: Wafer Level csp) 薄型封装(PTP: Paper Thin Package) 多层薄型封装( Stack PTp 裸芯片封装(COB, Flip chip 2021/2/21
2021/2/21 2 集成电路的封装方法 双列直插式（DIP：Dual In-line Package) 表面安装封装（SMP：Surface Mounted Package） 球型阵列封装（BGA：Ball Grid Arrag） 芯片尺寸封装（CSP：Chip Scale Package) 晶圆级尺寸封装（WLP：Wafer Level CSP） 薄型封装（PTP：Paper Thin Package ） 多层薄型封装（Stack PTP） 裸芯片封装（COB ，Flip chip）
DP封装结构形式 1965年陶瓷双列直插式D|P和塑料包封结构式DP 引脚数:6~64,引脚节距:2.54mm 衡量一个芯片封装技术先进与否的重要指标是芯片面积 与封装面积之比,这个比值越接近1越好。 例:40根O引脚塑料双列直插式封装PDP)的CPU 芯片面积/装面积=3×3/1524×50=1:86 这种封装尺寸远比芯片大,说明封装效率很低,占去了很 多有效安装面积 nte公司这期间的CPU如8086、80286都采用PDP封装 2021/2/21
2021/2/21 3 DIP封装结构形式 1965年陶瓷双列直插式DIP和 塑料包封结构式DIP 引脚数：6~64， 引脚节距：2.54mm 衡量一个芯片封装技术先进与否的重要指标是芯片面积 与封装面积之比，这个比值越接近1越好。 例：40根I/O引脚塑料双列直插式封装(PDIP)的CPU 芯片面积/封装面积=3×3/15.24×50=1：86 这种封装尺寸远比芯片大，说明封装效率很低，占去了很 多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装
SMP表面安装封装 1980年出现表面安装器件,包括: 小外型晶体管封装(SOT) 翼型(L型)引线小外型封装(SOP) 丁型引线小外型封装(SOJ) 塑料丁型四边引线片式载体(PLCC) 塑料L型四边引线扁平封装(PQFP) 引线数为:3~300,引线节距为1.27~0.4mm 2021/2/21
2021/2/21 4 SMP表面安装封装 1980年出现表面安装器件，包括： 小外型晶体管封装（SOT） 翼型（L型）引线小外型封装（SOP） 丁型引线小外型封装（SOJ） 塑料丁型四边引线片式载体（PLCC） 塑料L型四边引线扁平封装（PQFP） 引线数为：3~300， 引线节距为1.27~0.4mm
例:0.5mm焊区中心距,208根O引脚的QFP封装 的CPU 外形尺寸28×28mm,芯片尺寸10×10mm, 芯片面积/封装面积=10×10/28×28=1:7.8 QFP比D|P的封装尺寸大大减小。 QFP的特点是 1适合用SMT表面安装技术在PCB上安装布线 2封装外形尺寸小,寄生参数减小,适合高频应用 3操作方便; 4.可靠性高。 在这期间,Inte公司的CPU,如lnte80386就米用 塑料四边引出扁平封装PQFP 2021/2/21
2021/2/21 5 例：0.5mm焊区中心距，208根I/O引脚的QFP封装 的CPU 外形尺寸28×28mm，芯片尺寸10×10mm， 芯片面积/封装面积=10×10/28×28=1：7.8 QFP比DIP的封装尺寸大大减小。 QFP的特点是: 1.适合用SMT表面安装技术在PCB上安装布线; 2.封装外形尺寸小，寄生参数减小，适合高频应用; 3.操作方便; 4.可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用 塑料四边引出扁平封装PQFP
BGA球栅阵列封装 90年代出现球栅阵列封装,BGA封装特点: 1./O引脚数虽然增多,但引脚间距远大于QFP 从而提高了组装成品率; 2.虽然它的功耗增加,但BGA能用可控塌陷芯片 法焊接,从而可以改善它的电热性能; 3厚度比QFP减少12以上,重量减轻34以上; 4.寄生参数减小,信号传输延迟小,使用频率大大 提高; 5组装可用共面焊接,可靠性高; 6BGA封装仍与QFP一样,占用基板面积过大。 2021/2/21
2021/2/21 6 BGA球栅阵列封装 90年代出现球栅阵列封装，BGA封装特点: 1.I/O引脚数虽然增多，但引脚间距远大于QFP， 从而提高了组装成品率; 2.虽然它的功耗增加，但BGA能用可控塌陷芯片 法焊接，从而可以改善它的电热性能； 3.厚度比QFP减少1/2以上，重量减轻3/4以上; 4.寄生参数减小，信号传输延迟小，使用频率大大 提高; 5.组装可用共面焊接，可靠性高; 6.BGA封装仍与QFP一样，占用基板面积过大
BGA球栅阵列封装 爆辫 模制覆盖物 芯片 氧 衬腐 金鑲遵孔 热通孔 爆羚 图2BGA的结构 2021/2/21
2021/2/21 7 BGA球栅阵列封装
BGA的外引线为焊料球,焊球节距为1.5~1.0mm BGA封装比QFP先进,但它的芯片面积/装面积的 比值仍很低。 改进型的BGA称为μBGA,按0.5mm焊区中心距 芯片面积/封装面积的比为1:4,比BGA前进了 大步。 ne公司对这种集成度很高(单芯内达300万只以上 体管),功耗很大的CPU芯片,如 Pentium、 Pentium pro、 PentiumⅡ采用陶瓷针栅阵列封装 CPGA和陶瓷球栅阵列封装CBGA,并在外壳上 安装微型排风扇散热,从而达到电路的稳定可靠 工作。 2021/2/21
2021/2/21 8 BGA的外引线为焊料球，焊球节距为1.5~1.0mm。 BGA封装比QFP先进，但它的芯片面积/封装面积的 比值仍很低。 改进型的BGA称为μBGA，按0.5mm焊区中心距， 芯片面积/封装面积的比为1:4，比BGA前进了一 大步。 Intel公司对这种集成度很高(单芯内达300万只以上 晶体管)，功耗很大的CPU芯片，如Pentium、 Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装 CPGA和陶瓷球栅阵列封装CBGA，并在外壳上 安装微型排风扇散热，从而达到电路的稳定可靠 工作
cSP芯片尺寸封装 1994年9月日本三菱电气研究出一种 芯片面积/封装面积=1:1.1的封装结构,其封装 外形尺寸只比裸芯片大一点点。也就是说,单个 C芯片有多大,封装尺寸就有多大,从而诞生了 种新的封装形式—CSP CSP封装具有以下特点 1.满足了LS芯片引出脚不断增加的需要 2解决了C裸芯片不能进行交流参数测试和老化 筛选的问题; 3封装面积缩小到BGA的14至1/10,延迟时间 缩小到极短。 2021/2/21
2021/2/21 9 CSP芯片尺寸封装 1994年9月日本三菱电气研究出一种 芯片面积/封装面积=1：1.1的封装结构，其封装 外形尺寸只比裸芯片大一点点。也就是说，单个 IC芯片有多大，封装尺寸就有多大，从而诞生了 一种新的封装形式——CSP。 CSP封装具有以下特点: 1.满足了LSI芯片引出脚不断增加的需要; 2.解决了IC裸芯片不能进行交流参数测试和老化 筛选的问题; 3.封装面积缩小到BGA的1/4至1/10，延迟时间 缩小到极短
晶圆级尺寸封装WLP WLP可以有效提高封装集成度,是芯片尺寸封 装CSP中空间占用最小的一种 传统封装是以划片后的单个芯片为加工目标, 而WP的处理对象为晶圆,直接在晶圆上进 封装和测试,随后切割成一颗颗己经封装 好的IC,然后在IC上生长金属凸点,用倒装 技术粘贴到基板或玻璃基底上,最后再装配 到PCB上。 2021/2/21 10
2021/2/21 10 晶圆级尺寸封装WLP WLP可以有效提高封装集成度，是芯片尺寸封 装CSP中空间占用最小的一种。 传统封装是以划片后的单个芯片为加工目标， 而WLP的处理对象为晶圆，直接在晶圆上进 行封装和测试，随后切割成一颗颗己经封装 好的IC，然后在IC上生长金属凸点，用倒装 技术粘贴到基板或玻璃基底上，最后再装配 到PCB上