数字系统硬件设计概述 利用ⅤHDL语言设计电路的优点 设计技术齐全,方法灵活 行为级设计 设计数学模型 RTL级设计 生成电路 结构化设计 生成电路,与原理图设计方法相似 描述功能强 设计电路与工艺无关 "成果易于共享 《总目录)《退出8 数字系统硬件设计概述 ▪利用VHDL语言设计电路的优点 ▪设计技术齐全，方法灵活 ▪ 行为级设计－－－－设计数学模型 ▪ RTL级设计 －－－－生成电路 ▪ 结构化设计－－－－生成电路，与原理图设计方法相似 ▪描述功能强 ▪设计电路与工艺无关 ▪成果易于共享 > 总目录 退出