国基本内容 第5章BDH实验开发系统 (2)B2:这是一块插于主系统板上的目标芯片适配座。对于 不同的目标芯片将有不同的适配座。可用的目标芯片包括目前 世界上最大的六家 FPGA/CPLD厂商的所有具备isp下载功能的 CPLD和FPGA。目标板上的芯片引脚由“IOx或单纯输入引脚 表示,其中的x为IO口的序号,它们又对应各自的引脚序号。如 IspLSI032E的“1O25”对应第54引脚,而XCS05的“IO25”则对 应第37引脚(参见5.3节),其他公司不同的芯片也对应不同的引 脚数。但是,GW48系统板上只有一对目标板插座(图52),如何 适应不同公司的不同的 CPLD/FPGA目标芯片呢?方法是如图52 那样,将系统板上的两条共78芯的目标板插座CON1/CON2与目 标芯片引脚相连的端口定义为PIOx或 CLOCKX,而使它们又对 应于52节的实验电路结构图上的PIOx引脚第5章 EDA实验开发系统 (2) B2：这是一块插于主系统板上的目标芯片适配座。对于 不同的目标芯片将有不同的适配座。可用的目标芯片包括目前 世界上最大的六家FPGA/CPLD厂商的所有具备isp下载功能的 CPLD和FPGA。目标板上的芯片引脚由“I/Ox”或单纯输入引脚 表示，其中的x为I/O口的序号，它们又对应各自的引脚序号。如 ispLSI1032E的“I/O25”对应第54引脚，而XCS05的“I/O25”则对 应第37引脚(参见5.3节)，其他公司不同的芯片也对应不同的引 脚数。但是，GW48系统板上只有一对目标板插座(图5.2)，如何 适应不同公司的不同的CPLD/FPGA目标芯片呢？方法是如图5.2 那样，将系统板上的两条共78芯的目标板插座CON1/CON2与目 标芯片引脚相连的端口定义为PIOx或CLOCKx，而使它们又对 应于5.2节的实验电路结构图上的PIOx引脚