第9章集成遇辑门电路 由以上分析可知,当电路输入有低电平时,输出 为高电平;而输入全为高电平时,输出为低电平。电 路的输出和输入之间符合与非逻辑,即Y=ABC第9章 由以上分析可知，当电路输入有低电平时，输出 为高电平；而输入全为高电平时，输出为低电平。电 路的输出和输入之间符合与非逻辑，即  = ABC