高速PCB设计指南 合,会影响到电路工作的稳定性。 防护方法: ①建立完善的屏蔽结构,带有接地的金属屏蔽壳体可将放电电流释放到地 ②金属外壳接地可限制外壳电位的升高,造成内部电路与外壳之间的放电。 ③内部电路如果要与金属外壳相连时,要用单点接地,防止放电电流流过内部电路 ④在电缆入口处增加保护器件。 ⑤在印刷板入口处增加保护环(环与接地端相连)。 6设备内部开关接点的处理 6.1开关断开过程中瞬变干扰形成 2干扰的抑制措施 6.2.1对被切换电感负载的处理 6.2.2对开关触点的处理 、如何提高电子产员的抗于扰的力和电磁兼容性 在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性? 1、下面的一些系统要特别注意抗电磁干扰 (1)微控制器时钟频率特别高,总线周期特别快的系统。 (2)系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。 (3)含微弱模拟信号电路以及高精度A/D变换电路的系统 2、为增加系统的抗电磁干扰能力采取如下措施 (1)选用频率低的微控制器 选用外时钟频率低的微控制器可以有效降低噪 声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦 波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出 成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍 (2)减小信号传输中的畸变微控制器主要采用高速oMoS技术制造。信号输入端静 态输入电流在1mA左右,输入电容10F左右,输入阻抗相当高,高速CMOS电路的 输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长 线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系 统噪声。当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等 问题 信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数 有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微 控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间 在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时 间大致在420ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超 过25cm。而且过孔数目也应尽量少,最好不多于2个。 当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传 输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td >Trd的情况,印刷线路板越大系统的速度就越不能太快。用以下结论归纳印 刷线路板设计的一个规则 信号在印刷板上传输,其延迟时间不应大于所用器 件的标称延迟时间 (3)减小信号线间的交叉干扰 A点一个上升时间为Tr的阶跃信高速 PCB 设计指南 - 7 - 合，会影响到电路工作的稳定性。 防护方法： ①建立完善的屏蔽结构，带有接地的金属屏蔽壳体可将放电电流释放到地。 ②金属外壳接地可限制外壳电位的升高，造成内部电路与外壳之间的放电。 ③内部电路如果要与金属外壳相连时，要用单点接地，防止放电电流流过内部电路。 ④在电缆入口处增加保护器件。 ⑤在印刷板入口处增加保护环（环与接地端相连）。 6 设备内部开关接点的处理 6.1 开关断开过程中瞬变干扰形成 6.2 干扰的抑制措施 6.2.1 对被切换电感负载的处理 6.2.2 对开关触点的处理 八、如何提高电子产品的抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、 下面的一些系统要特别注意抗电磁干扰： (1) 微控制器时钟频率特别高，总线周期特别快的系统。 (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 (3) 含微弱模拟信号电路以及高精度 A/D 变换电路的系统。 2、 为增加系统的抗电磁干扰能力采取如下措施： (1) 选用频率低的微控制器： 选用外时钟频率低的微控制器可以有效降低噪 声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦 波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出 成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的 3 倍。 (2) 减小信号传输中的畸变 微控制器主要采用高速 CMOS 技术制造。信号输入端静 态输入电流在 1mA 左右，输入电容 10PF 左右，输入阻抗相当高，高速 CMOS 电路的 输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长 线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系 统噪声。当 Tpd＞Tr 时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等 问题。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数 有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的 1/3 到 1/2 之间。微 控制器构成的系统中常用逻辑电话元件的 Tr（标准延迟时间）为 3 到 18ns 之间。 在印制线路板上，信号通过一个 7W 的电阻和一段 25cm 长的引线，线上延迟时 间大致在 4~20ns 之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超 过 25cm。而且过孔数目也应尽量少，最好不多于 2 个。 当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传 输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现 Td ＞Trd 的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印 刷线路板设计的一个规则： 信号在印刷板上传输，其延迟时间不应大于所用器 件的标称延迟时间。 (3) 减小信号线间的交叉干扰： A 点一个上升时间为 Tr 的阶跃信