《高速PCB设计指南》高速PCB设计指南之四.doc_大学文库

高速PCB设计指南高速PCB设计指南之四第一篇印制电路板的可靠性设计目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明, 即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性产生不利影响例如,如果印制板两条细平行线靠得很近,则会形成信号波形的延迟,在传输线的终端形成反射噪声。因此,在设计印制电路板的时候,应注意采用正确的方法地线设计在电子设备中,接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点: 1.正确选择单点接地与多点接地低频电路中,信号的工作频率小于1MHz,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在1~10MH 时,如果采用一点接地,其地线长度不应超过波长的1/20,否则应采用多点接地法。 2.将数字电路与模拟电路分开电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分开,而两者的地线不要相混, 分别与电源端地线相连。要尽量加大线性电路的接地面积尽量加粗接地线若接地线很细,接地电位则随电流的变化而变化,致使电子设备的定时信号电平不稳,抗噪声性能变坏。因此应将接地线尽量加粗,使它能通过三位于印制电路板的允许电流。如有可能,接地线的宽度应大于3m 4.将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时,将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于:印制电路板上有很多集成电路元件,尤其遇有耗电多的元件时,因受接地线粗细的限制,会在地结上产生较大的电位差,引起抗噪声能力下降,若将接地结构成环路,则会缩小电位差值,提高电子设备的抗噪声能力、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰,使电子设备在特定的电磁环境中能够正常工作,同时又能减少电子设备本身对其它电子设备的电磁干扰选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的,因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比, 与其宽度成反比,因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流,印制导线要尽可能地短。对于分立元件电路,印制导线宽度在1.5m左右时,即可完全满足要求;对于集成电路,印制导线宽度可在0.2~1.0m之间选择。 2.采用正确的布线策略采用平等走线可以减少导线电感,但导线之间的互感和分布电容增加,如果布局允许,最好采用井字形网状布线结构,具体做法是印制板的一面横向布线,另

高速 PCB 设计指南 - 1 - 高速 PCB 设计指南之四第一篇印制电路板的可靠性设计目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。一、地线设计在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点： 1. 正确选择单点接地与多点接地低频电路中，信号的工作频率小于 1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于 10MHz 时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在 1～10MHz 时，如果采用一点接地，其地线长度不应超过波长的 1/20，否则应采用多点接地法。 2. 将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。 3. 尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于 3mm。 4. 将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。二、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。 1. 选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在 1.5mm 左右时，即可完全满足要求；对于集成电路，印制导线宽度可在 0.2～1.0mm 之间选择。 2.采用正确的布线策略采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另

高速PCB设计指南面纵向布线,然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰,在设计布线时应尽量避免长距离的平等走线,尽可能拉开线与线之间的距离,信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线,可以有效地抑制串扰为了避免高频信号通过印制导线时产生的电磁辐射,在印制电路板布线时,还应注意以下几 ●尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于90度禁止环状走线等。 ●时钟信号引线最容易产生电磁辐射干扰,走线时应与地线回路相靠近,驱动器应紧挨着连接器。 ●总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线,驱动器应紧紧挨着连接器。 ●数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有高频电流 ●在印制板布置高速、中速和低速逻辑电路时,应按照图1的方式排列器件。 3.抑制反射干扰为了抑制出现在印制线条终端的反射干扰,除了特殊需要之外,应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配,即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验,对一般速度较快的TTL电路,其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定三、去电容配量在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压配置去耦电容可以抑制因负载变化而产生的噪声,是印制电路板的可靠性设计的一种常规做法,配置原则如下: ●电源输入端跨接一个10~100uF的电解电容器,如果印制电路板的位置允许,采用100uF 以上的电解电容器的抗干扰效果会更好。 ●为每个集成电路芯片配置一个0.0uF的陶瓷电容器。如遇到印制电路板空间小而装不下时,可每4~10个芯片配置一个1~10F钽电解电容器,这种器件的高频阻抗特别小, 在500kHz~20MHz范围内阻抗小于19,而且漏电流很小(0.5uA以下)。 ●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容。 ●去耦电容的引线不能过长,特别是高频旁路电容不能带引线四、印制电路板的尺寸与器件的布置印制电路板大小要适中,过大时印制线条长,阻抗增加,不仅抗噪声能力下降, 成本也高:过小,则散热不好,同时易受临近线条干扰。在器件布置方面与其它逻辑电路一样,应把相互有关的器件尽量放得靠近些这样可以获得较好的抗噪声效果。如图2所示。时种发生器、晶振和CPU的时钟输入端都易产生噪声,要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路,如有可能,应另做电路板,这一点十分重要五、熟设计

高速 PCB 设计指南 - 2 - 一面纵向布线，然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点： ●尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于 90 度禁止环状走线等。 ●时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。 ●总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。 ●数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。 ●在印制板布置高速、中速和低速逻辑电路时，应按照图 1 的方式排列器件。 3.抑制反射干扰为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的 TTL 电路，其印制线条长于 10cm 以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。三、去耦电容配置在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下： ●电源输入端跨接一个 10～100uF 的电解电容器，如果印制电路板的位置允许，采用 100uF 以上的电解电容器的抗干扰效果会更好。 ●为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每 4～10 个芯片配置一个 1～10uF 钽电解电容器，这种器件的高频阻抗特别小，在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小（0.5uA 以下）。 ●对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。 ●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。四、印制电路板的尺寸与器件的布置印制电路板大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受临近线条干扰。在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。如图 2 所示。时种发生器、晶振和 CPU 的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要五、热设计

高速PCB设计指南从有利于散热的角度出发,印制版最好是直立安装,板与板之间的距离一般不应小于2cm,而且器件在印制版上的排列方式应遵循一定的规则: 对于采用自由对流空气冷却的设备,最好是将集成电路(或其它器件)按纵长方式排列,如图3示;对于采用强制空气冷却的设备,最好是将集成电路(或其它器件)按横长方式排列,如图4所示。同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列,发热量小或耐热性差的器件(如小信号晶体管、小规模集成电路、电解电容等)放在冷却气流的最上流(入口处),发热量大或耐热性好的器件(如功率晶体管、大规模集成电路等)放在冷却气流最下游在水平方向上,大功率器件尽量靠近印制板边沿布置,以便缩短传热路径在垂直方向上,大功率器件尽量靠近印制板上方布置,以便减少这些器件工作时对其它器件温度的影响对温度比较敏感的器件最好安置在温度最低的区域(如设备的底部),千万不要将它放在发热器件的正上方,多个器件最好是在水平面上交错布局。设备内印制板的散热主要依靠空气流动,所以在设计时要研究空气流动路径,合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动,所以在印制电路板上配置器件时,要避免在某个区域留有较大的空域。整机中多块印制电路板的配置也应注意同样的问题。大量实践经验表明,采用合理的器件排列方式,可以有效地降低印制电路的温升,从而使器件及设备的故障率明显下降。以上所述只是印制电路板可靠性设计的一些通用原则,印制电路板可靠性与具体电路有着密切的关系,在设计中不还需根据具体电路进行相应处理,才能最大程度地保证印制电路板的可靠性。六、产蛋扰的抑制方案接地1.1设备的信号接地目的:为设备中的任何信号提供一个公共的参考电位。方式:设备的信号接地系统可以是一块金属板 1.2基本的信号接地方式有三种基本的信号接地方式:浮地、单点接地、多点接地 1.2.1浮地目的:使电路或设备与公共地线可能引起环流的公共导线隔离起来,浮地还使不同电位的电路之间配合变得容易。缺点:容易出现静电积累引起强烈的静电放电。折衷方案:接入泄放电阻。 1.2.2单点接地方式:线路中只有一个物理点被定义为接地参考点, 凡需要接地均接于此。缺点:不适宜用于高频场合。 1.2.3多点接地方式:凡需要接地的点都直接连到距它最近的接地平面上,以便使接地线长度为最短。缺点:维护较麻烦 1.2.4混合接地按需要选用单点及多点接地 1.3信号接地线的处理(搭接) 搭接是在两个金属点之间建立低阻抗的通路分直接搭接、间接搭接方式。无论哪一种搭接方式,最重要的是强调搭接良好 1.4设备的接地(接大地) 设备与大地连在一起,以大地为参考点,目的:

高速 PCB 设计指南 - 3 - 从有利于散热的角度出发，印制版最好是直立安装，板与板之间的距离一般不应小于 2cm，而且器件在印制版上的排列方式应遵循一定的规则： ·对于采用自由对流空气冷却的设备，最好是将集成电路（或其它器件）按纵长方式排列，如图 3 示；对于采用强制空气冷却的设备，最好是将集成电路（或其它器件）按横长方式排列，如图 4 所示。 ·同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集成电路、电解电容等）放在冷却气流的最上流（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却气流最下游。 ·在水平方向上，大功率器件尽量靠近印制板边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印制板上方布置，以便减少这些器件工作时对其它器件温度的影响。 ·对温度比较敏感的器件最好安置在温度最低的区域（如设备的底部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局。 ·设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动路径，合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动，所以在印制电路板上配置器件时，要避免在某个区域留有较大的空域。整机中多块印制电路板的配置也应注意同样的问题。大量实践经验表明，采用合理的器件排列方式，可以有效地降低印制电路的温升，从而使器件及设备的故障率明显下降。以上所述只是印制电路板可靠性设计的一些通用原则，印制电路板可靠性与具体电路有着密切的关系，在设计中不还需根据具体电路进行相应处理，才能最大程度地保证印制电路板的可靠性。六、产品骚扰的抑制方案 1 接地 1.1 设备的信号接地目的：为设备中的任何信号提供一个公共的参考电位。方式：设备的信号接地系统可以是一块金属板。 1.2 基本的信号接地方式有三种基本的信号接地方式：浮地、单点接地、多点接地。 1.2.1 浮地目的：使电路或设备与公共地线可能引起环流的公共导线隔离起来，浮地还使不同电位的电路之间配合变得容易。缺点：容易出现静电积累引起强烈的静电放电。折衷方案：接入泄放电阻。 1.2.2 单点接地方式：线路中只有一个物理点被定义为接地参考点，凡需要接地均接于此。缺点：不适宜用于高频场合。 1.2.3 多点接地方式：凡需要接地的点都直接连到距它最近的接地平面上，以便使接地线长度为最短。缺点：维护较麻烦。 1.2.4 混合接地按需要选用单点及多点接地。 1.3 信号接地线的处理（搭接）搭接是在两个金属点之间建立低阻抗的通路。分直接搭接、间接搭接方式。无论哪一种搭接方式，最重要的是强调搭接良好。 1.4 设备的接地（接大地）设备与大地连在一起，以大地为参考点，目的：

高速PCB设计指南原因是二极管反向电流陡变及回路分布电感。二极管结电容等形成高频衰减振荡,而滤波电容的等效串联电感又削弱了滤波的作用,因此在输出改波中出现尖峰干扰解决办法是加小电感和高频电容。 3设备内部的布线 3.1线间电磁耦合现象及抑制方法对磁场耦合: ①减小干扰和敏感电路的环路面积最妤办法是使用双绞线和屏蔽线 ②增大线间距离(使互感减小)。 ③尽可有使干扰源线路与受感应线路呈直角布线对电容耦合 ①增大线间距离。 ②屏蔽层接地。 ③降低敏感线路的输入阻抗。 ④如有可能在敏感电路采用平衡线路作输入,利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰。 3.2一般的布线方法: 按功率分类,不同分类的导线应分别捆扎,分开敷设的线束间距离应为50~75mm 4屏蔽电缆的接地 4.1常用的电缆 ※双绞线在低于100Kz下使用非常有效,高频下因特性阻抗不均匀及由此造成的波形反射而受到限制 ※带屏蔽的双绞线,信号电流在两根内导线上流动,噪声电流在屏蔽层里流动,因此消除了公共阻抗的耦合,而任何干扰将同时感应到两根导线上,使噪声相消。 ※非屏蔽双绞线抵御静电耦合的能力差些。但对防止磁场感应仍有很好作用。非屏蔽双绞线的屏蔽效果与单位长度的导线扭绞次数成正比 ※同轴电缆有较均匀的特性阻抗和较低的损耗,使从真流到甚高频都有较好特性 ※无屏蔽的带状电缆最好的接线方式是信号与地线相间,稍次的方法是一根地、两根信号再一根地依次类推,或专用一块接地平板。 4.2电缆线屏蔽层的接地总之,将负载直接接地的方式是不合适的,这是因为两端接地的屏蔽层为磁感应的地环路电流提供了分流,使得磁场屏蔽性能下降 4.3电缆线的端接方法在要求高的场合要为内导体提供360°的完整包裹,并用同轴接头来保证电场屏蔽的完整性。 5对静电的防护静电放电可通过直接传导,电容耦合和电感耦合三种方式进入电子线路。直接对电路的静电放电经常会引起电路的损坏,对邻近物体的放电通过电容或电感耦

高速 PCB 设计指南 - 6 - 原因是二极管反向电流陡变及回路分布电感。二极管结电容等形成高频衰减振荡，而滤波电容的等效串联电感又削弱了滤波的作用，因此在输出改波中出现尖峰干扰解决办法是加小电感和高频电容。 3 设备内部的布线 3.1 线间电磁耦合现象及抑制方法对磁场耦合： ①减小干扰和敏感电路的环路面积最好办法是使用双绞线和屏蔽线。 ②增大线间距离（使互感减小）。 ③尽可有使干扰源线路与受感应线路呈直角布线。对电容耦合： ①增大线间距离。 ②屏蔽层接地。 ③降低敏感线路的输入阻抗。 ④如有可能在敏感电路采用平衡线路作输入，利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰。 3.2 一般的布线方法：按功率分类，不同分类的导线应分别捆扎，分开敷设的线束间距离应为 50～75mm。 4 屏蔽电缆的接地 4.1 常用的电缆 ※双绞线在低于 100KHz 下使用非常有效，高频下因特性阻抗不均匀及由此造成的波形反射而受到限制。 ※带屏蔽的双绞线，信号电流在两根内导线上流动，噪声电流在屏蔽层里流动，因此消除了公共阻抗的耦合，而任何干扰将同时感应到两根导线上，使噪声相消。 ※非屏蔽双绞线抵御静电耦合的能力差些。但对防止磁场感应仍有很好作用。非屏蔽双绞线的屏蔽效果与单位长度的导线扭绞次数成正比。 ※同轴电缆有较均匀的特性阻抗和较低的损耗，使从真流到甚高频都有较好特性。 ※无屏蔽的带状电缆。最好的接线方式是信号与地线相间，稍次的方法是一根地、两根信号再一根地依次类推，或专用一块接地平板。 4.2 电缆线屏蔽层的接地总之，将负载直接接地的方式是不合适的，这是因为两端接地的屏蔽层为磁感应的地环路电流提供了分流，使得磁场屏蔽性能下降。 4.3 电缆线的端接方法在要求高的场合要为内导体提供 360°的完整包裹，并用同轴接头来保证电场屏蔽的完整性。 5 对静电的防护静电放电可通过直接传导，电容耦合和电感耦合三种方式进入电子线路。直接对电路的静电放电经常会引起电路的损坏，对邻近物体的放电通过电容或电感耦

高速PCB设计指南合,会影响到电路工作的稳定性。防护方法: ①建立完善的屏蔽结构,带有接地的金属屏蔽壳体可将放电电流释放到地 ②金属外壳接地可限制外壳电位的升高,造成内部电路与外壳之间的放电。 ③内部电路如果要与金属外壳相连时,要用单点接地,防止放电电流流过内部电路 ④在电缆入口处增加保护器件。 ⑤在印刷板入口处增加保护环(环与接地端相连)。 6设备内部开关接点的处理 6.1开关断开过程中瞬变干扰形成 2干扰的抑制措施 6.2.1对被切换电感负载的处理 6.2.2对开关触点的处理、如何提高电子产员的抗于扰的力和电磁兼容性在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性? 1、下面的一些系统要特别注意抗电磁干扰 (1)微控制器时钟频率特别高,总线周期特别快的系统。 (2)系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。 (3)含微弱模拟信号电路以及高精度A/D变换电路的系统 2、为增加系统的抗电磁干扰能力采取如下措施 (1)选用频率低的微控制器选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍 (2)减小信号传输中的畸变微控制器主要采用高速oMoS技术制造。信号输入端静态输入电流在1mA左右,输入电容10F左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在420ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td >Trd的情况,印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间 (3)减小信号线间的交叉干扰 A点一个上升时间为Tr的阶跃信

高速 PCB 设计指南 - 7 - 合，会影响到电路工作的稳定性。防护方法： ①建立完善的屏蔽结构，带有接地的金属屏蔽壳体可将放电电流释放到地。 ②金属外壳接地可限制外壳电位的升高，造成内部电路与外壳之间的放电。 ③内部电路如果要与金属外壳相连时，要用单点接地，防止放电电流流过内部电路。 ④在电缆入口处增加保护器件。 ⑤在印刷板入口处增加保护环（环与接地端相连）。 6 设备内部开关接点的处理 6.1 开关断开过程中瞬变干扰形成 6.2 干扰的抑制措施 6.2.1 对被切换电感负载的处理 6.2.2 对开关触点的处理八、如何提高电子产品的抗干扰能力和电磁兼容性在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰： (1) 微控制器时钟频率特别高，总线周期特别快的系统。 (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 (3) 含微弱模拟信号电路以及高精度 A/D 变换电路的系统。 2、为增加系统的抗电磁干扰能力采取如下措施： (1) 选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的 3 倍。 (2) 减小信号传输中的畸变微控制器主要采用高速 CMOS 技术制造。信号输入端静态输入电流在 1mA 左右，输入电容 10PF 左右，输入阻抗相当高，高速 CMOS 电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当 Tpd＞Tr 时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的 1/3 到 1/2 之间。微控制器构成的系统中常用逻辑电话元件的 Tr（标准延迟时间）为 3 到 18ns 之间。在印制线路板上，信号通过一个 7W 的电阻和一段 25cm 长的引线，线上延迟时间大致在 4~20ns 之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过 25cm。而且过孔数目也应尽量少，最好不多于 2 个。当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现 Td ＞Trd 的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 (3) 减小信号线间的交叉干扰： A 点一个上升时间为 Tr 的阶跃信

高速PCB设计指南号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加 oMoS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100200m噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交叉干扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到 CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地,在有引结的一面引线左右两侧布以地线 (4)减小来自电源的噪声电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰 (5)注意印刷线板与元器件的高频特性在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容个集成电路本身的封装材料引入26pf电容。个线路板上的接插件,有520nH 的分布电感。一个双列直扦的24引脚集成电路扦座,引入418nH的分布电这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意 (6)元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。G处理好接地线印刷电路板上电源线和地线最重要。克服电磁干扰,最主要的手段就是接地对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起用好去耦电容好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成

高速 PCB 设计指南 - 8 - 号通过引线 AB 传向 B 端。信号在 AB 线上的延迟时间是 Td。在 D 点，由于 A 点信号的向前传输，到达 B 点后的信号反射和 AB 线的延迟，Td 时间以后会感应出一个宽度为 Tr 的页脉冲信号。在 C 点，由于 AB 上信号的传输与反射，会感应出一个宽度为信号在 AB 线上的延迟时间的两倍，即 2Td 的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与 C 点信号的 di/at 有关，与线间距离有关。当两信号线不是很长时，AB 上看到的实际是两个脉冲的迭加。 CMOS 工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加 100~200mv 噪声并不影响其工作。若图中 AB 线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在 D 端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若 AB 线为一模拟信号，要避免数字电路信号线 CD 对 AB 的干扰，AB 线下方要有大面积的地，AB 线到 CD 线的距离要大于 AB 线与地距离的 2~3 倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。 (4) 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 (5) 注意印刷线板与元器件的高频特性在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的 1/20 时，就产生天线效应，噪声通过引线向外发射。印刷线路板的过孔大约引起 0.6pf 的电容。一个集成电路本身的封装材料引入 2~6pf 电容。一个线路板上的接插件，有 520nH 的分布电感。一个双列直扦的 24 引脚集成电路扦座，引入 4~18nH 的分布电感。这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。 (6) 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。G 处理好接地线印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。 (7) 用好去耦电容。好的高频去耦电容可以去除高到 1GHZ 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成

高速PCB设计指南电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5n分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10M以下的噪声有较好的去耦作用,对40Mz以上的噪声几乎不起作用。 luf,10uf电容,并行共振频率在20Mz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格,可按C=1/f计算:即10MHz取0.luf,对微控制器构成的系统,取0.10.01uf之间都可以。降低噪声与电磁干扰的一些经验 (1)能用低速芯片就不用高速的,高速芯片用在关键地方。 (2)可用串一个电阻的办法,降低控制电路上下沿跳变速率 (3)尽量为继电器等提供某种形式的阻尼 (4)使用满足系统要求的最低频率时钟。 (5)时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地 (6)用地线将时钟区圈起来,时钟线尽量短。 (⑦)Ⅰ/⑩O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法减小信号反射。 (8)MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。 (9)闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 (10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合 (11)印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远些 (12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。 (13)时钟、总线、片选信号要远离I/0线和接插件。 (14)模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟 (15)对AD类器件,数字部分与模拟部分宁可统一下也不要交叉。 (16)时钟线垂直于I/0线比平行I/0线干扰小,时钟元件引脚远离I/0电缆。 (17)元件引脚尽量短,去耦电容引脚尽量短 (18)关键的线要尽量粗,并在两边加上保护地。高速线要短要直。 (19)对噪声敏感的线不要与大电流,高速开关线平行 (20)石英晶体下面以及对噪声敏感的器件下面不要走线。 (21)弱信号电路,低频电路周围不要形成电流环路。 (22)任何信号都不要形成环路,如不可避免,让环路区尽量小 (23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容

高速 PCB 设计指南 - 9 - 电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为 0.1uf 的去耦电容有 5nH 分布电感，它的并行共振频率大约在 7MHz 左右，也就是说对于 10MHz 以下的噪声有较好的去耦作用，对 40MHz 以上的噪声几乎不起作用。 1uf，10uf 电容，并行共振频率在 20MHz 以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个 1uf 或 10uf 的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每 10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选 10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按 C=1/f 计算；即 10MHz 取 0.1uf，对微控制器构成的系统，取 0.1~0.01uf 之间都可以。 3、降低噪声与电磁干扰的一些经验。 (1) 能用低速芯片就不用高速的，高速芯片用在关键地方。 (2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。 (3) 尽量为继电器等提供某种形式的阻尼。 (4) 使用满足系统要求的最低频率时钟。 (5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地 (6) 用地线将时钟区圈起来，时钟线尽量短。（7）I/O 驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。 (8) MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。 (9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用 45 折线而不用 90 折线布线以减小高频信号对外的发射与耦合。 (11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。 (12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。 (13) 时钟、总线、片选信号要远离 I/O 线和接插件。 (14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。 (15) 对 A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。 (16) 时钟线垂直于 I/O 线比平行 I/O 线干扰小，时钟元件引脚远离 I/O 电缆。 (17) 元件引脚尽量短，去耦电容引脚尽量短。 (18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。 (19) 对噪声敏感的线不要与大电流，高速开关线平行。 (20) 石英晶体下面以及对噪声敏感的器件下面不要走线。 (21) 弱信号电路，低频电路周围不要形成电流环路。 (22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。 (23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容