实验步骤4一一版图提取 ●为了进行电路仿真,需要对版图进行器件的电路网表提取 ●利用dva- extract工具进行提取,同lab1中过程一样,会生成全加 器的 extracted view,在 library manager中打开该view,观察提取 出来的器件和pin脚,器件较小,需要放大后才能看到,看看pin脚 是否都提取出来,以及输入输出属性是否正确,如果不正确修正 版图后重新进行提取 ●为了能够顺利仿真,还需要进行 analog- extracted view的提取, 为此,首先需要进行ws,Ⅳvs的目的纯粹是为了能够提取出 analog extracted view,因此比较的对象都是 extracted view 完成s后,利用Ⅳs界面中的 build analog命令提取出 analog extracted view,利用 library manager可以看到生成的该veW Institute Page 12 Copyright◎2011-2012 1位全加器设计Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验二 1位全加器设计 Page 12 实验步骤4－－版图提取 为了进行电路仿真，需要对版图进行器件的电路网表提取 利用diva－extract工具进行提取，同lab1中过程一样，会生成全加 器的extracted view，在library manager中打开该view，观察提取 出来的器件和pin脚，器件较小，需要放大后才能看到，看看pin脚 是否都提取出来，以及输入输出属性是否正确，如果不正确修正 版图后重新进行提取 为了能够顺利仿真，还需要进行analog－extracted view的提取， 为此，首先需要进行lvs，lvs的目的纯粹是为了能够提取出analog －extracted view，因此比较的对象都是extracted view 完成lvs后，利用lvs界面中的build analog命令提取出analog－ extracted view，利用library manager可以看到生成的该view