62 Hard Copy流程255 621结构化ASIC255 62.2 Hard Copy器件258 623 HardCopy设计流程260 63基于NiosⅡ处理器的嵌入式系统设计263 6.31NiosⅡ处理器系统263 632 Avalon交换结构266 63.3使用 SOPC Builder构建系统硬件269 634 Nios Il Ide集成开发环境272 635NiosⅡ系统典型应用278 64 DSP Builder工具28 64.1 DSP Builder设计流程281 642与 SOPC Builder一起构建系统284 6.5小结285 66问题与思考285 第7章FPGA系统级设计技术287 7.1信号完整性及常用I/O电平标准287 7.1.1信号完整性287 7.1.2单端标准292 71.3差分标准296 714伪差分标准299 7.1.5片上终端电阻299 72电源完整性设计300 7.21电源完整性300 7.22同步翻转噪声301 7.2.3非理想回路304 724低阻抗电源分配系统307 7.3功耗分析和热设计311 73.1功耗的挑战311 732FPGA的功耗311 733热设计313 74 SERDES与高速系统设计315 741 SERDES的基本概念316 742 Altera stratix gX和 Stratix Il中 SERDES的基本结构319 743典型高速系统应用框图举例324 744高速PCB设计注意事项329 7.5小结331 7.6问题与思考331 附录配套光盘使用说明3336.2 HardCopy 流程 255 6.2.1 结构化 ASIC 255 6.2.2 HardCopy 器件 258 6.2.3 HardCopy 设计流程 260 6.3 基于 Nios II 处理器的嵌入式系统设计 263 6.3.1 Nios II 处理器系统 263 6.3.2 Avalon 交换结构 266 6.3.3 使用 SOPC Builder 构建系统硬件 269 6.3.4 Nios II IDE 集成开发环境 272 6.3.5 Nios II 系统典型应用 278 6.4 DSP Builder 工具 281 6.4.1 DSP Builder 设计流程 281 6.4.2 与 SOPC Builder 一起构建系统 284 6.5 小结 285 6.6 问题与思考 285 第 7 章 FPGA 系统级设计技术 287 7.1 信号完整性及常用 I/O 电平标准 287 7.1.1 信号完整性 287 7.1.2 单端标准 292 7.1.3 差分标准 296 7.1.4 伪差分标准 299 7.1.5 片上终端电阻 299 7.2 电源完整性设计 300 7.2.1 电源完整性 300 7.2.2 同步翻转噪声 301 7.2.3 非理想回路 304 7.2.4 低阻抗电源分配系统 307 7.3 功耗分析和热设计 311 7.3.1 功耗的挑战 311 7.3.2 FPGA 的功耗 311 7.3.3 热设计 313 7.4 SERDES 与高速系统设计 315 7.4.1 SERDES 的基本概念 316 7.4.2 Altera Stratix GX 和 Stratix II 中 SERDES 的基本结构 319 7.4.3 典型高速系统应用框图举例 324 7.4.4 高速 PCB 设计注意事项 329 7.5 小结 331 7.6 问题与思考 331 附录 配套光盘使用说明 333