184第六章时序逻辑电路 当R=0的信号到来吋,Q3Q2QQ立刻被置成000状态,与其他输入端的 状态无关。R称为异步置零输入端。 当L'=0的信号到来以后,要等到下一个CLK上升沿到达才将D3D2D1D 的1100状态置人,使Q3Q2QQ0=1100。LD′称为同步预置数输人端。 当R1、LD′、EP、ET均处于高电平以后,QQ2QQ0的状态便随着CK脉冲 的连续输人而按12→13→14→15→0-→1-+2的顺厅计数,并在计成15时产生进 位输出信号C。 当EP或EP任何一个变成低电平以后,计数器便保持原来的状态,不冉继 续计数了。 根据以上的分析,就得到了表示74S161A逻辑功能的功能表,如表6-2 所示。有时也直接给出这个功能表,根据这个功能表也可以画出图6-4的时序 图。此外,由于已知741l61A是十六进制计数器,所以就等于说明了它的状态 (Q3Q2Q1Q0)转换顺序是0000001-40010……→111-000,即按二进制数 递增计数。 表6-274LS161A的功能表 CLK R LD EP ET 工作模式 异步置零 预置数 0 侏持 保持(C=0) 计数 由图6-3可见,第(1)片74S161A的EP和ET始终为1,所以只要lD'和 Rb处在高电平,它始终工作在计数模式。而第(2)片74LS161A的EP和ET信 号取自第(1)片的进位输出C,所以只有当第(1)片741S161A计到15以后,第 (2)片74LSl61A才进入计数模式(而且必须是在LD′=1,RD=1的情况下) 在此之前因为第(2)片74LS61A的EP=ET=0,所以它工作在保持模式。 当连续输入CL脉冲时,设第(1)片74S6A从000开始计数,则每计到 15时C端输出变成高电平,下一个CLK上升沿到达后第(2)片74LS161A记人 1,第(1)片74LS61A返同0000状态,重新从0开始计数。因此从第(1)片的 CLK脉冲输入到进位信号C的输出,是十六进制。当第(2)片74LS161A记为 2、第(1)片记为3时,说明已经输出16×2+3=35个时钟脉冲。这时与非门G1 输出变为低电平,使两片计数器同时处于LD=0的状态。不过这时D0~D3的 数据并未被置入。等釗第36个时钟脉冲的上升沿到达时,两片的并行数据输入