第六章 时序逻辑电路 6.1本章习题类型与解题方法 本章的习题首先可以分为时序逻辑电路的分析和时序逻辑电路的设计两大 关。在时序逻辑电路分析的题日中又分为两种类燜,一种类型是分析由触发器 和门电路组成的时序逻辑电路,另一种类型是分析由中规模集成的时序逻辑电 路模块为核心组成的时序逻辑电路。这两种电路的分析方法是不同的。在时序 边辑电路设计的题目中同样也有两种类型,一种类型是用触发器和门电路进行 设计,另一种类型是用中规模集成的时序逻辑电路模块为核心器件进行设计。 这两类设计题日的设计方法也不一样 分析由触发器和门电路组成的时序逻辑电路 虽然逻辑图本身也是逻辑功能的种描述方式,但是它往往不能比较直观 地表小出电路的功能,这一点在吋序逻軒电路中尤为突出。因此,我们经常需要 把它的逻辑功能用逻辑方程、状态转换表、状态转换图、波形图等比较直观的形 式表示出来,这就是我们这甲所说的时序逻辑电路的分析。 解题方法和步骤: 1)写出存储电路中每个触发器的驱动方程(即触发器输人信号的逻辑函 数式)。这些驱动方程组成∫电路的驱动方程组 (2)将驱动方程代入触发器的特性方程,得到每个触发器的状态方程。这 些状态方程组成电路的状态方稈组。 (3)从逻辑图直接写出也路的输出方程。 (4)为了显示电路的全部工作过程,可进步求出电路的状态转换表,并可 从状态转换表画出状态转换图或时序图。 为此,可取任何组输入变量取值和电路的状态为初始状态代入状态方稈 和输出方程,求出现态下的输出和电路的次态。再以得到的次态作为初态,和这
61本章习题类型与解题方法I81 时的输入变量取值代人状态方稞和输出方程,求出现态下的输出和电路的次态。 如此继续做下去,求出以电路所有的状态为初态时的计算结果。将计算结果依 次列表,就得到了状态转换表。 以上是通用的分析方法,它适用于任何由触发器和门电路组成的时序逻辑 电烙。但这并不等于说在分析些逻辑功能很简单的电路时也必须遵循上述步 骤按部就班地进行。例如在分析移位寄存器的逻辑功能时,我们知道每个触发 器的次态就是前一级触发器现在的状态、据此直接就能画出电路的状态转换 肉了 【例6-1】试分析图6-1给出的时序逻辑电路,画出电路的状态转换图, 说明电路能实现什么功能。 FE Cl y 图6-1例6-1的逻辑电路 解:由给出的逻辑图得到电路的驱动方程组为 D1=A02Q3 D2=Q2田Q (6-1) D,=0Q 将上式代入D触发器的特性方程后得到 Q1=AQ,Q Q2=Q2④Q3 Q,=qQ 由图写出输出方程为 =AQ1+A'Q2 Q3 (6-3) 根据式(6-2)和式(6-3)分别计算出当A=1和A=0时QQ2Q3的次态 Q:Q2Q3和现态下的输出Y,然后列表,就得到了表6-1的状态转换表。将状 态转换表的内容画成状态转换图,航得到了图6-2的状态转换图
182第六章时序逻辑电路 表6-1例6-1电路的状态转换表 120·2Q 00 010 Dll L01 11 0 0010014/00110000/10000010010/0000/1 001/0010/0011/0100/00/1010/1010/1100/1 l11 0/1 0/0 0,1/0 1/1 001 //01/0 0/0 041 019n(101 0/01/1 110 图6-2例6-1电路的状念转换图 从状态转换图可以看出,当A=1时,图6-1电路可作为九进制计数器用; 而当A=0时,该电路可作为四进制计数器使用。而且,无论在A=1还是在A= 0状态下,这个电路都能自启幼(即在时钟信号操作下自动进入有效循环屮去)。 二、分析由中规模集成时序逻辑电路组成的时序电路 解题方法和步骤: (1)首先必须弄清每个中规模集成电路的逻辑功能。 中规模集成电路的逻辑功能一般都用功能表或者时序图再附加文字说明 给出 对于带有附加挖制端的集成也路除了给出止常工作状态下电路的逻辑功 能以外,还必须给出这些附加控制端的作用和用法。 (2)根据给定的功能表和电路具体的连接情况,确定每个集成电路所处的 T作方式,进前找出电路状态的转换顺序和相应的输出(必要时可以画出状态 转换图)。 (3)在多芯片组成的逻辑电路中,还要分析各芯片输出与輸人之间的关系
61本章习题类型与解題方法183 最后得到整个电路的输出与输入间的逻辑关系 例6-2】试分析图6-3电路的逻辑功能。741S161A是同步十六进制 计数器。在T公司的数据手册中,它的逻辑功能是用图6-4的时序图给出的。 EP ET C EP ET C D Q D CLKRnLD CLK ROLD ClK- 图6-3例6-2的电路 RD D 数 据D 工二二二2 输 D 入 数 据 输 1 e3 12131415012 计数 保持 置零预置数 图6-474LS16lA的时序图 解:从图6-4的时序图中可以看到,当附加控制端EP、ET、D'、Rn的输入 信号为不同状态时电路所处的工作模式
184第六章时序逻辑电路 当R=0的信号到来吋,Q3Q2QQ立刻被置成000状态,与其他输入端的 状态无关。R称为异步置零输入端。 当L'=0的信号到来以后,要等到下一个CLK上升沿到达才将D3D2D1D 的1100状态置人,使Q3Q2QQ0=1100。LD′称为同步预置数输人端。 当R1、LD′、EP、ET均处于高电平以后,QQ2QQ0的状态便随着CK脉冲 的连续输人而按12→13→14→15→0-→1-+2的顺厅计数,并在计成15时产生进 位输出信号C。 当EP或EP任何一个变成低电平以后,计数器便保持原来的状态,不冉继 续计数了。 根据以上的分析,就得到了表示74S161A逻辑功能的功能表,如表6-2 所示。有时也直接给出这个功能表,根据这个功能表也可以画出图6-4的时序 图。此外,由于已知741l61A是十六进制计数器,所以就等于说明了它的状态 (Q3Q2Q1Q0)转换顺序是0000001-40010……→111-000,即按二进制数 递增计数。 表6-274LS161A的功能表 CLK R LD EP ET 工作模式 异步置零 预置数 0 侏持 保持(C=0) 计数 由图6-3可见,第(1)片74S161A的EP和ET始终为1,所以只要lD'和 Rb处在高电平,它始终工作在计数模式。而第(2)片74LS161A的EP和ET信 号取自第(1)片的进位输出C,所以只有当第(1)片741S161A计到15以后,第 (2)片74LSl61A才进入计数模式(而且必须是在LD′=1,RD=1的情况下) 在此之前因为第(2)片74LS61A的EP=ET=0,所以它工作在保持模式。 当连续输入CL脉冲时,设第(1)片74S6A从000开始计数,则每计到 15时C端输出变成高电平,下一个CLK上升沿到达后第(2)片74LS161A记人 1,第(1)片74LS61A返同0000状态,重新从0开始计数。因此从第(1)片的 CLK脉冲输入到进位信号C的输出,是十六进制。当第(2)片74LS161A记为 2、第(1)片记为3时,说明已经输出16×2+3=35个时钟脉冲。这时与非门G1 输出变为低电平,使两片计数器同时处于LD=0的状态。不过这时D0~D3的 数据并未被置入。等釗第36个时钟脉冲的上升沿到达时,两片的并行数据输入
61本章习题类型与解题方法185 端D。~D3的000同时置入,于是它们同时返同到000状态。因此这是个 三十六进制进数器,而不是三十进制计数器。 这里要特别提醒注意的一点是LD和Rb信号从起作用的时问上有同步和 异步之分。本例中74LS161A的LD是同步预置数信号,也就是说LD信号的预 置数是在时钟信号操作下进行的。从图6-4的时序图中可以看到,在LD变为 低电平以后,D。~D3的数据还不能立刻被置入,要等下一个CIK脉冲的上升沿 到达时,才能置入数据。 但是也有一些计数器芯片是采用异步预置数的(例如同步十六进制加/减 计数器74s191)。在这一类计数器屮,只要LD变为低电平,D0~D3的数据便 刻被置入计数器屮,而不受CLK信号控制。如果在图6-3电路中改用异步 预置数的计数器,那么这个电路将是-十五进制计数器,而不是二十六进制 不同计数器芯片的置零信号也有同步置零和异步置零两种工作方式。同步 置零信号R变为低电平以后,并不能立刻将计数器置零,要等到下一个时钟信 号到达后才能将计数器置零。而异步置零信号R一且变为低电平便立刻将计 数器置零,与CL信号无关。74IS161A就属十异步置零方式。 用触发器和门电路设计时序逻辑电路 设计方法和步骤 (1)逻辑抽象,得到电路的状态转换图或状态转换表。 ①确定输入变量、输出变量利电路应有的状态数。通常都是以事件的原因 作为输入变量,以事件的结果作为输出变量。电路的状态数应包括事件发生的 全部过程中所有可能出现的状态数。 ②定义输入、输出逻邦状态(0和1)以及每个电路状态所代表的物理意义, 并将电路状态编码。 3找出每个电路状态在不同输入条件下产生的输出和电路的次态,这样就 可以画出电路的状态转换图或列出状态转换表了。 (2)状态化简。 若两个状态在相同输入下有相同的输出,而且转向同样的次态则这两个状 态为等价状态。等价状态是重复的,可以合并,以减少电路的状态数。 3)状态分配。 ①计算存储器中触发器应有的数日。因为电路的状态是用存储电路中触 发器状态的不同组合表示的,所以首先必须算出触发器应有的数目。若电路的 状态数为M,则由于n个触发器叮以产牛2个状态组合,故应当取 2<M≤20 (6-4) ②给每个电路状态规定一个对应的代码。由于存储电路中触发器的每 组状态组合都组成一组二进制代码,所以我们在规定每个电路状态对应的触发
186第六章时序逻辑电路 器状态组合时,也就等于给它规定了一个代码 (4)选定触发器逻辑功能的类型,求出电路的状态方程、驱动方程和输出 方程。 在讨论触发器逻辑功能的分类时我们曾经讲过,不同逻輯功能的触发器在 输入的给出方式以及次态随输人和现态变化的规则是有区别的。不难想象,采 用不同逻辑功能的触发器所设计出来的电路也是不一样的。因此,在设计其体 电路前必须选定触发器逻辑功能的类型。 选定触发器类型以后,根据已经得到的状态转换图和状态编码,可以画出表 示电路次态和输出的卡诺图,并进而从卡诺图写出状态方程和输出方程,再从状 态方程找出驱动方程。 (5)根据得到的方程组画出对应的逻辑图。 (6)检查所设计的电路能否自启劬。 当仔储电路的全鄙状态数(也就是触发器所有的状态组合数)大于描述时 序电路工作过程所需要的状态数时(即式(6-4)中2>M),必然存在着没有利 用的状态。这些状态称为无效状态。 在刚一接通电源或者存在外界干扰的情况下,电路可能会进入某个无效状 态。如果在时钟信号作用下,电路最终能够进入有效状态,则这个电路就是能自 启幼的。反之,如果电路一旦进入无效状态后,在时钟倍号作用下始终不能进入 有效状态,它就是不能自启动的。 当然,假若存储电路的全部状态数和描述电路工作过程所需要的状态数相 等(2"=M),将不存在尢效状态,白然也就不存在电路不能自启动的问题了。 【例6-3】设计一个咖啡产品包装线上用的检测逻辑电路。正常工作状 态下,传送带顺序送出成品,每瓶一组,装入一个纸箱中,如图6-5所示。每 组含两瓶咖啡和一瓶咖啡伴佀,咖啡的顶盖为棕色,咖啡伴侣顶盖为白色。要求 在传送带上的产品排列次序出现错误时逻辑电路能发出故障信号,同时自动返 回初始状态 解:首先需要得到区别两种瓶盖颜色的信号。例如可以采用光电检测电 路,利用棕、白两色瓶盖对入射光的反射率不同,在光电接收器的输出得到两种不 问的输出信号。假定检测到棕色瓶盖时输出为A=1、B=0,检测到白色瓶盖时输 出为A=0、B=1。没有检测到瓶盖时,光电检测器接收不到反射光,A=0、B=0。 1.进行逻辑抽象 以检测到不同颜色瓶盖的信号为输入变量,用A=1表示棕色,用B=1表 示白色。以故障为输出变量,用Y表示,T作正常时Y=0,有错误时Y=1 设电路的初始状态为S,输人一个A=1以后的状态为S1,连续输入两个 A=1以后的状态为S2。如果已经进入了S2,则根据下个输入的状态就能决定
61本章习题类型与解题方法187 光电检测器 光源 图6-5产品包装产线示意图 输出的状态了,而且尢论输岀是1还是,电路都返冋初始状态。因此,电路的 状态数取3就够了。 当电路处于初始状态S时,若AB=00,则Y=0,吋钟信号到达时保持S0状 态不变;若AB=10,则Y=0,时钟信号到达时转入次态S1;若AB=01,则Y=1 时钟信号到达时保持S状态不变。 当电路处于S状态时,若AB=00,则Y=0,时钟信号到达时保持S状态不 变;若AB=10,则Y=0,时钟信号到达时转入次态S2;若AB=01,则Y=1,时钟 信号到达时返回S状态。 当电路处于S2状态时,若AB=00,则y=0,时钟信号到达时保持S2状态不 变;若AB=10,则Y=1,吋钟信号到达时电路返回S状态;若AB=01,则Y=0 时钟信号到达时电路返回S状态。 根据以上对电路工作过程的分析,我们就得到∫如图6-6所示的状态转 换图。 10/0 01/1或0(s 00/0 AB/ 01/1k01 g, g 10/1或010 O0/D 图6-6例6-3电路的状态转换图
188第六章时序逻辑电路 2.状态化简 出图6-6的状态转换图可以看到,图中不存在等价状态,所以已不能化简。 3.状态分配 为了得到3个状态,需要用两个触发器。设两个触发器的输出为Q和Q, 这甲取Q1Q0=00为S,Q1Q0=01为S,Q,Q,=10为S2。 4.选定触发器逻辑功能的类型,求出电路的状态方程、驱动方程和输出 方程 我们选定D触发器组成这个时序电路。 根据图6-6的状态转换图和所取的状态编码,即可得到图6-7中表示 Q:、Q和Y作为QQAB的逻辑函数的卡诺图。从中分解出Q:、Q。和Y的 卜诺图,分别化简得到状态方程和输出方程为 01/××/10 团呦 (a)g·gy 2, eo g190 19 0001 11 10 AB 00011110A8 0000× × l1×‖ (b)2=A20+A'B' 9 (c)00-A010o1AB2o (d)y=40,+B 图6-7例6-3电路的卡诺图
6,1本章习兆型与解题方法189 Q1=AQo+ABQI (6-5) Qo=AQQ.+A'B'Q y=AQ,+Bq (6-6) 又知D触发器的特性方程为Q=D,于是得到电路的驱动方程 D,=0=A00+ABQ (6-7) LD。=Q=AQ1Q+AB'Q 5.根式(6-6)和式(6-7)画出逻辑电路图,如图6-8所示。 6,检查所设计的电路能否自启动 因为存在无效状态QQ。=11,所以需要检在一下电路进人这个状态后能否 在时钟信号作用下进入有效状态。以Q1Q。=11为初态,将AB取值分别为00 01、10代人式(6-5)和式(6-6)计算相应的次态和输出,结果如表6-3所示。 表6-3图6-8电路初态为QQ=11时的次态和输出 00 10 1Q/ 将QQ0=11的状态补进图6-6的状态转换图以后,就得到了图6-9所示 完整的状态转换图。可以看出,这个电路是能够自启动的。为了保证系统正确 工作,可以设胥一个异步置岺按钮AN(如图6-8中所示)。在开始工作时预先 按动这个按钮,就能保证电路一定是从Q1Q=00开始工作。 A 你储电路 CLK 图6-8例6-3的逻辑电路