第四章 组合逻辑电路 4.1本章习题类型与解题方法 这一章的习题不外乎组合逻辑电路分析和组合逻辑电路设计两大类 所谓组合逻辑电路的分析,是指分析给定逻辑电路的功能,写出它的逻辑函 数式或功能表,以使逻辑功能更加直观、明了。给定的逻辑电路又可以分为两种 类型,一种是用小规模集成门电路组成的,另一种是用中规模集成常用组合逻辑 电路组成的。 所谓组合逻辑电路的设计,是指根据要求实现的逻辑功能,设计出实现这种 逻辑功能的具体逻辑电路。这类题目也分为两种类型,一种类型是采用小规模 集成门电路实现要求的逻辑功能,另种类型则是采用中规模集成常用组合逻 辑电路实现要求的逻辑功能。 一、分析用小规模集成门电路组成的组合逻辑电路 解题方法和步骤: 通常采用的方法是从输人端到输出端依次写出每一级门电路输出的逻辑 式,最后在输出端自然就得到了表示整个电路输出与输人之间关系的逻辑函数 式。这个方法就是我们介绍各种逻辑函数表示方法相互转换时所讲过的从逻辑 图到逻辑函数式的转换方法。 有时还可以从逻辑函数式列出真值表,以使逻辑功能更加一目了然。 【例4-1】试分析图4-1给出的逻辑电路,说明该电路能实现什么样的 逻辑功能。 解:从输入端A、B、C向输出端Y、Y2依次写出每一级门电路输出的逻辑运 算式,如图中所示,于是得到 Y1=A⊕B⊕C (4-1)
198第四章组合逻辑电路 AB+(4⊕B)C) A Y2=AB+( EB)C A OB Y=ABEC 图4-1例4-1的电路 Y2 = AB+(AoB)C 4-2) 但是这两个式子所表示的逻辑功能还不够直观,所以我们进一步列出Y1和 的真值表,如表4-1。从这个真值表上可以看出,当A、B、C中有奇数个1时 Y1等于1,否则等于0;当A、B、C中有两个以上同时为1时,Y2等于1,否则等于 0。如果把A、B、C看做是相加的三个二进制数,则Y1就是输出的和,Y2就是输 出的进位。因此,图4-1实际上就是一个全加器。 表4-1例4-1电路的逻辑真值表 C 1 AB A6B(40B)C (AOB)OC AB+(AOB)C 0 0 6 1 0 分析用中规模集成常用组合逻辑电路组成的组合逻辑电路 解题方法和步骤 (1)根据所用器件本身固有的逻辑功能,写出表示输入与输出之间关系的 逻辑函数式。 (2)用加到输入端的变量名称和写到输出端的变量名称代替上述逻辑函数 式中对应端的名称,就得到∫所分析电路的逻辑函数式。 为便于更加直观地显示电路的逻辑功能,有时还需要列出电路的逻辑 真值表
4.]本章习题凳型与解题方法109 【例4-2】试写出图4-2电路的输出逻辑函数式,说明该电路的逻 辑功能。 D1o Du D12 D A1(74LS153) 图4-2例4-2的电路 解:74Ls153是双4选1数据选择器,两个数据选择器有公共的地址输入端 A1和A0,其余的输入端和输出端是各自独立的。 我们已经知道4选1数据选择器的输出函数式为 YI=S,(A1A o +A,AD,+A,A D+A,A, D,) Y2=S2(AAbD2+A1AD21+A1AD2+A1AD2) 由此可知 +￥ S,(AAOD1o +AAD,+A, A D2+A,A,D,3) +s2(AAD2o + A1A D2 +A, A D22+AA, Dx) 在图4-2电路中,A=P,A1=N,S1=M',S2=M,D=D3=D21=D2=Q, D1=D2=D20=D23=Q'。将M、N、P、Q代入上式得到 Z=MNPQ+MNPQ′+MNPQ′+MNPQ+MNPQ'+MNPQ MNPV+ MnpQ 如果列出Z的真值表(如表4-2)则可以看出,当MN、P、Q中有奇数个1 时Z等于1,其余情况下Z等于0,所以这是一个4位二进制代码的奇偶校 验电路
110第四章组合逻辑电路 表4-2例4-2中函数Z的真值表 M00000000 11001100110 11n 0 【例4-3】分析图4-3中的逻辑电路,说明该电路具有什么逻辑功能。 图4-3例4-3的电路
4.1本章习题类型与解题方法11l 解:已知74LS154是4线-16线译码器,输出与输入之间的关系为 A3A2A'A0) YR=(A,A241Ao) (A3A2A1A0)Y=(A3A241A0) Y2=(A342A,A6) (A3A241A) Y3=(A3A2A140)Y1=(A3A241A0) Y4=(A342AA) (A3A2AA6)′ Y5=(A342A1A) (A, A2AAC 6=(A342A146)H4=(A3A2A1A1) H7=(A34241A0)′15=(A3A2A1Ao) 由图可知输出Z1、Z2、Z3分别为 z1=(Y￥Y2)′+(YYY5)’=Y+Y1+Y2+Y3+y4+Y5 A,A2A(A+ A3A2A,Ao +A3A2A, Ao+AA2A, Ao +AjA,,A +AjA2A'Ao Z2=(Y6yY)′+(yY10)′=y+H,+Y+H+Y1 A3A,A, AQ+ AjA2 A, Ao+ A3A2A A6+A,A2A Ao+A,A2A,A' =(YY1213)+(Y1411)′=Y1+Y12+Y13+Y1+Y15 A3 A2A,A. +A, A2AHA+A,A2AJA. +A, A,A,A +A,A,A,A 在以上三式中,令A3=DA2=C、A1=B、A0=A,得到 Z=D'C'B'A+D'CB'A+D'C'BA+D'C'BA +D'cB'A'+D'cB'A Z2 =DCBA+ D'CBA DC'B'A'+ DC'B'A+ DC'BA' Z3 = DC BA+ DCB'A+ DC BA+ DCB A'+ DCBA 若DCBA为4位二进制数,则图4-3电路具有数值范围判断功能。当DC BA等效的十进制数小于、等于5时,Z1=1。当DCBA等效的十进制数在6~10 之间时,2=1。当DCBA等效的十进制数在11-15之间时,Z3=1。 三、用小规集成门电路设计组合逻辑电路 解题方法和步骤 1)进行逻辑抽象把要求实现的逻辑功能表述为一个逻辑函数形式。具 体的做法可按如下步骤进行 ①确定输人变量和输出变量。通常总是把引起事件的原因作为输人变量, 把事件的结作为输出变量 ②定义逻辑状态的含意。因为在二值逻辑中,输入、输出变量都有0和1 两种取值,所以要规定它们各自0、1所代表的其体含意。 ③3根据设计题目给出的因果关系,列出表示输出与输入关系的真值表。这
112第四章组合逻辑电路 样就把一个实际的逻辑功能要求抽象为一个逻辑函数了。 (2)写出逻辑函数式。为了能应用逻辑代数的公式和定理进行逻辑函数的 化简和变换,需要将值表转换成逻辑函数式 对于某些逻辑关系比较简单的问题,有时也可以直接写出它的逻辑函数式 省略出真值表这…一步。 (3)将逻辑函数式化简或变换。为使设计的电路尽量简单,即所用的门最 少,而且每个门的输人端数目最少,就必须将函数化为最简形式—所含乘积项 最少,同时每个乘积项的因子最少。 如果对使用的门电路类型有限制,则有时还需要对函数式进行变换,以适应 所用门电路的特点。例如规定全部用与非门组成设计的电路,那么就必须将函 数式化为与非-与非的形式,等等。 (4)画出用门电路组成的逻辑电路图。 到这“步为止,应当说只是完成了逻辑设计。要想把逻辑设计变为实际的 硬件设备,还需要进行工艺设计和施工,这些内容就不包括在本课程的内 容里了 【例4-4】设计一个代码转换电路将余3循环码转换为8421码。 解:根据题意可知,设计的代码转换电路以余3循环码为输入、8421码为输 出},这就可以直接列出表示输出与输入关系的真值表,如表4-3所示。 表4-3例4-4代码转换电路的真值表 输人 yn 0 0011 110 0000 01100 101 000 1100 由于余3循坏码中不会出现00000010011、1000、1001和1011这六种状 态,所以可将A3A2AA、A3A2A1Ao、A3A3A4A。、A3A2A1A、A342AA和A342A1A这 六个最小项作为约束项处理
4.1本章习题兆型与解题方法113 从表4-3可以写出Y3、Y2、Y1、Y作为A3A2、A1、A,的逻辑函数的表达式, 然后进行化简。如果利用卡诺图化简,则可以直接从表4-3画出图4-4中Y3、 Y2、H1、Y的卡诺图,而无需先写出它们化简前的逻辑式。 0 110 0 0 (b)Y2 AA o A,4o 0001 10 000 10 0 00 010 110 」 (c)Y, (d)Yo 图4-4例4-4电路的卡诺图 由图4-4的卡诺图化简后得到 Y3=A,A,AO Y2 =A, Ao+AAl Yo=AA2+A3A Ao+A,A:Ao+ AA,Ag+A3A2A,A 如果对使用门电路的类型没有任何限制,那么直接用与门和或门组成的电 路将如图4-5所示。为∫保证信号的单向传输,并将输入与输出电路隔离,应 在A与Y1之间接入同相输出的缓冲器
114第四章组合逻辑电路 图4-5用与门、或门组成的代码转换电路 如果规定只能用2输入与非门74LS00和3输入与非门74LS10组成这个代 码转换电路,这时就必须将式(4-4)变换为全部由两变量与非运算、二变量与 非运算、非运算组合而成的形式,即 Y3=((A3A1A6)") Y2=((A3A。+A146))=(43A)'·(A14)") Y, =((A2 A2 +A,A, A.+A, AA +A,A'A,+A,A,A,A')') =(AA42)’·(AAA)·(A4146)(A341A0)·(A3A2A14)) =((A4242)·(A3A1A)·(A3A1A)(A3AA) (A3((A2A1Ab))”)”) =(((A4242)·(A,A1A0)·(A3A1A)"))·((A3AA0) (A3·((A2A1A)")))"))
4.本章习题类型与解题方法115 根据式(4-5)画出的电路图如图4-6所示。图中只包含2输入与非门和 3输入与非门两种门电路。 A A 56y 图4-6用2输入端和3输人端与非门组成的代码转换电路 四、用数据选择器设计组合逻辑电路 设计方法和步骤 (1)进行逻辑抽象,用逻辑函数的形式来描述所要实现的逻辑功能。 (2)写出逻辑函数式。 〔以上两个步骤的艮体做法与使用小规模集成门电路进行设计时完全 相同。) (3)选定数据选择器器件。若函数有M个输入变量,选用的数据选择器有 位地址输入,则应取M≤n+1,以M=n+1时器件的利用最充分。 (4)将逻辑函数式化为最小项之和的形式,并与数据选择器输出的逻辑函 数式对照比较,确定输入变量在地址输入端与数据输人端应如何连接才能得到 设计函数所含的所有最小项。依此连接后,在数据选择器的输出端就得到了所 设计的逻辑函数 (5)画出逻辑电路图
116第四章组合逻辑电路 【例4-5】设计一个三人表决电路。在表决一般问题时以多数同意为通 过。在表决重要问题时,必须一致同意才能通过 解:首先进行逻辑抽象。取参加表决人的态度为输入变量,以P、Q、R表 示,并规定1状态表示同意0状态表示不同意。同时,以T表示表决问题的类 型,T=0表示一般问题,T=1表示重要问题。取表决结果为输出变量,以Z表 示,并规定Z=1表示通过,Z=0表示不通过。 于是就可以列出表4-4的真值表。从真值表写出Z的最小项之和形式的 逻辑函数式 Z=P'QRT+PORT+ PQR'T+ PQRT'+ PQRT PORT+PPRT+ PQR'T+ PQR(T+T' PQRT+PPRT+ PQR'T+PQR. 1 (4-6) 表4-4例4-5三人表决电路的真值表 T 0 因为Z为四变量逻辑函数,所以选有3位地址输入的8选1数据选择器 24S51产生逻辑函数Z。表4-5是器件手册给出的74115的功能表。按照 正逻辑约定,高电平H为1,低电平L为0,即可写出当G′=0(G=1)时Y的逻 辑函数式
