第六章 时序逻辑电路 6.3.2 基本寄存器 一个触发器可以存储1位二进制信号；寄存位 二进制数码，需要1个触发器。 、4边沿D触发器(74175、74LS175 do d d d 01 C1 0202 0303 里8 D D, CR 特点 保持 并入并出，结构简单，各触发器存储信息相互独立6.3.2 基本寄存器 一个触发器可以存储 位二进制信号；寄存 n 位 二进制数码，需要 个触发器。 1 n 一、4 边沿 D 触发器 (74175、74LS175) C1 1D D0 Q0 Q0 RD C1 1D D1 Q1 Q1 C1 1D D2 Q2 Q2 C1 1D D3 Q3 Q3 RD RD RD FF0 FF1 FF2 FF3 1 1 CP CR 异步清零 0 0 0 0 0 同步送数 1 d0 d1 d2 d3 特点： 保 持 并入并出，结构简单，各触发器存储信息相互独立