5.1软硬件通信的基本方式 地址译码 从FPGA的角度看，将DPS发出的片选控制 信号AMS1和写使能信号AWE进行逻辑组合 因为二者都是在低电平的时候代表自己被选通 有效，所以采用“或”门逻辑。 FPGA根据地址信号（地址总线）将数据 (数据总线)锁存到一个寄存器。执行该指令 时，相当于向该寄存器写入数据0x0055,这便 是通过地址译码功能实现的DSP处理器进行异 步写操作。地址译码 从FPGA的角度看，将DPS发出的片选控制 信号AMS1和写使能信号AWE进行逻辑组合， 因为二者都是在低电平的时候代表自己被选通 有效，所以采用“或”门逻辑。 FPGA根据地址信号（地址总线）将数据 （数据总线）锁存到一个寄存器。执行该指令 时，相当于向该寄存器写入数据0x0055，这便 是通过地址译码功能实现的DSP处理器进行异 步写操作。 5.1 软硬件通信的基本方式