7.5.】NAN2开关时间…198 7.5.2二输入或非门(NOR2)的开关时间 444*4+…200 75.3小结*…n**……+小” 202 7.6复合逻辑门的分折………… 202 204 7.7逻辑门过渡特性设计 205 7.8传输门和传输管… 208 7.9关于SPICE模拟… 211 7.10参考资料… 213 7,11题…… 214 第8章高速CMOS逻辑电路设计 217 8.1门延时…… 217 8.2驱动大电容负载… 224 在反相器链中使延时最小 226 8.3逻辑努力(Logical Effort)… 231 8.3.1基本定义… 231 8.3.2一般化情形… 235 8.3.3级数的优化… 239 8.3.4逻辑面积…… 240 8.3.5分支情况… 241 8.3.6小结… 242 8.4 BiCMOS驱动器 242 8.4.1双极型管的特性… 243 8.4.2驱动电路… 246 8,5参考资料… 44” 248 8.6习题…… 249 第9章CMOS逻辑电路的高级技术 251 9.1镜像电路… 251 9.2淮nMOS电路… 253 9.3三态电路… 255 9.4时钟控制CMOS … 256 9.5动态CM○S逻辑电路… 261 9.5.1多米诺逻辑… 263 9,5,2动态逻辑电路的功耗… 266 9.6双轨逻辑电路……1 266 9.6.1CVL… 267 9.6.2互补传输管逻辑… 269 9.7参考资料…… 270 9.8习题 …270 ·V·