第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ②cPU内核 >1个算术逻辑运算单元(ALU) >2个40位的累加器(AccA、AcCB) >1个40位的桶形移位器 >1个乘累加单元MAc)(17×17位+40位加法) >1个比较、选择、存储单元(cSSU)用于维特比算法 >1个硬件指数编码器 >2个地址生成器(程序地址和数据地址):包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~AR77第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ② CPU内核 ➢ 1个算术逻辑运算单元(ALU) ➢ 2个40位的累加器(ACCA、ACCB) ➢ 1个40位的桶形移位器 ➢ 1个乘-累加单元(MAC) (17×17位+40位加法) ➢ 1个比较、选择、存储单元(CSSU)用于维特比算法 ➢ 1个硬件指数编码器 ➢ 2个地址生成器（程序地址和数据地址）:包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~ AR7 7