点击下载:清华大学:数字逻辑_同步时序电路2
正在加载图片...
§13边沿触发型(D触发器) 功能表 CP dQ Q ↑DDD 结构门1门2是输入控制, CPD和D在CP控制下引入 门3门4。 门2门4,门1门3,门5门6 组成3个基本触发器 D§1.3 边沿触发型(D触发器) 5 1 2 3 4 6 CP D Q Q D D CP D Q Q D 结构:门1门2是输入控制, D和D在CP控制下引入 门3门4。 门2门4, 门1门3, 门5门6 组成3个基本触发器。 功能表
<<向上翻页
向下翻页>>
点击下载:清华大学:数字逻辑_同步时序电路2
©2008-现在 cucdc.com 高等教育资讯网 版权所有