逻辑功能部件,调用库元件进行设计,可以大大减轻设计人员的工作量,缩短设计周期 4.模块化工具 设计人员可以从各种设计输入、处理和校验选项中进行选择,从而使MAX+plus2可 以 满足不同用户的需求,根据需要,还可以添加新功能。例如,在本教材中,侧重点在于用 MAX+plus进行各种设计输入(图形或HDL输入)、编译( Compiler)、仿真( Simulator) 底层编辑( Floorplan Editor)及PLD器件编程校验( Programmer或 Configure),并不过多 涉及功能测试向量( Waveform Editor)、逻辑综合与试配( Logic Synthesize)等 5.硬件描述语言 MAX+plus2软件支持各种HDL设计输入选项,包括VHDL、 Verilog hdl和 Altera 公 司的AHDL。 MAX+plus2软件的启始界面如图1-1-1所示。 ABRA MAR+plus Il 本章将 图1-1-1MAX+plus2界面 通过 些例子来说 明利用 MAX+plus2进行数字功能模块或数字系统设计的过程 1.2基于MAX+plus2的电路设计过程 在进入设计之前,需要先建立一个文件夹为用户存放设计文件用,即用户库。用户库 的名称用英文字母表示,例如E. maxplus2lgl 例1-2-1用原理图输入法设计一个3线8线译码器 步骤1、进入 Windows操作系统,打开MAX+plus2; 步骤2、启动 File\ Project Name菜单,输入设计文件的名称(原理图文件的扩展名为gdf 如图1-2-1所示; Project Name: L38. gdf Directory is: f: \program files \maxplus 2 \gl F 2 maxplus2 D逻辑功能部件，调用库元件进行设计，可以大大减轻设计人员的工作量，缩短设计周期。 4．模块化工具 设计人员可以从各种设计输入、处理和校验选项中进行选择，从而使 MAX+plus2 可 以 满足不同用户的需求，根据需要，还可以添加新功能。例如，在本教材中，侧重点在于用 MAX+plus2 进行各种设计输入（图形或 HDL 输入）、编译（Compiler）、仿真(Simulator)、 底层编辑（Floorplan Editor）及 PLD 器件编程校验（Programmer 或 Configure），并不过多 涉及功能测试向量（Waveform Editor）、逻辑综合与试配（Logic Synthesize）等。 5．硬件描述语言 MAX+plus2 软件支持各种 HDL 设计输入选项，包括 VHDL、Verilog HDL 和 Altera 公 司的 AHDL。 MAX+plus2 软件的启始界面如图 1-1-1 所示。 本章将 通过一 些例子来说 明利用 MAX+plus2 进行数字功能模块或数字系统设计的过程。 图 1-1-1 MAX+plus2 界面 1．2 基于 MAX+plus2 的电路设计过程 在进入设计之前，需要先建立一个文件夹为用户存放设计文件用，即用户库。用户库 的名称用英文字母表示，例如 E:\maxplus2\lgl。 例 1-2-1 用原理图输入法设计一个 3 线-8 线译码器。 步骤 1、进入 Windows 操作系统，打开 MAX+plus2； 步骤 2、启动 File \ Project Name 菜单，输入设计文件的名称（原理图文件的扩展名为.gdf） 如图 1-2-1 所示； 97