Verilog hdl语言最初是于1983年由 Gateway Design Automation(GDA)公司的Phil Moorby为其模拟器产品开发的硬件描述语言,那时它只是一种专用语言,最初只设计了 一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年 Moorby 推出它的第三个商用仿真器 verilog-XL,获得了巨大的成功,由于他们的模拟、仿真器产 品的广泛使用, Verilog hDL作为一种便于实用的语言逐步为设计者所接受。1989年 CADENCE公司收购了GDA公司,使得 Verilog hdl成为该公司的专有技术。1990年 CADENCE公司公开发表了 Verilog HDL,并成立OV( Open Verilon Internationa)来促进 Verilog hdl的发展,致力于推广Ⅴ erilog hdl成为IE标准,这一努力最后获得成功 Verilog语言于1995年成为IEEE标准,称为 IEEE Std1364-1995 本书将在介绍数字系统的设计方法及基本步骤的基础上,介绍MAX+plus2的使用方 法,介绍硬件描述语言ⅤHDL和 Verilog HDL,并给出若干数字系统设计问题,期望通 过实例和练习,把数字系统设计的基本理论、基本方法和设计课题紧密结合,使读者在 MAX+plus.2的设计平台下,学会用原理电路图输入或硬件描述语言输入(ⅤHDL或 Verilog HDL)进行电路设计、编译( Compiler)、仿真( Simulator、底层编辑( Floorplan Editor) 及PLD器件编程校验( Programmer或 Configure),对功能测试向量( Waveform editor)、 逻辑综合与试配( Logic Synthesize)等涉及不多,以求提高读者利用MAX+plus2进行数 字系统设计的能力。 本书除第三章使用 Mentor公司的 Modelsim仿真器、 Synplicity公司的 Synplify综合 器进行仿真和综合外,其余章节的仿真结果都是用 Altera公司的MAX+plus2得到的。 第一章MAX+plus2使用练习 1.1MAX+plus2简介 MAX+plus2( Multiple array matrix and programmable logic user system)是一个完全集成 化、易学易用的可编程逻辑设计环境,它可以在多种平台上运行,其图形界面丰富,加上 完整的、可即时访问的在线文档,使设计人员可以轻松地掌握软件的使用, MAX+plus2开发系统有很多特点 1.界面开放 MAX+plus2是Aera公司的EDA软件,但它可以与其它工业标准的设计输入、综合 校验工具相连接,设计人员可以使用 Altera或标准EDA工具设计输入工具来建立逻辑设 计,用MAX+plus编译器( Compiler)对 Altera器件设计进行编译,并使用 Altera或其 它EDA校验工具进行器件或板级仿真。目前,MAX+plus支持与 Candence、 Exemplarlogic、 Metor Graphics、 Synopsys、 Synplicity、 Viewlogic等公司所提供的EDA工具接口。 2.与结构无关 MAX+plus2系统的核心 Compiler支持 Altera公司的FLEX10K、FLEX8000 FLEX6000、MAX9000、MAX7000、MAX5000和lasi可遍程逻辑器件系列,提供了与 结构无关的可编程逻辑环境。 MAX+plus的编译器还提供了强大的逻辑综合与优化功能 使用户可以容易地把设计集成到器件中 3.丰富的设计库 MAX+plus提供丰富的库单元供设计者调用,其中包括74系列的全部器件和其它多 种Verilog HDL 语言最初是于 1983 年由 Gateway Design Automation（GDA）公司的 Phil Moorby 为其模拟器产品开发的硬件描述语言，那时它只是一种专用语言，最初只设计了 一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985 年 Moorby 推出它的第三个商用仿真器 Verilog-XL，获得了巨大的成功，由于他们的模拟、仿真器产 品的广泛使用，Verilog HDL 作为一种便于实用的语言逐步为设计者所接受。1989 年 CADENCE 公司收购了 GDA 公司，使得 Verilog HDL 成为该公司的专有技术。1990 年 CADENCE 公司公开发表了 Verilog HDL，并成立 OVI(Open Verilon International)来促进 Verilog HDL 的发展，致力于推广 Verilog HDL 成为 IEEE 标准，这一努力最后获得成功， Verilog 语言于 1995 年成为 IEEE 标准，称为 IEEE Std 1364-1995。 本书将在介绍数字系统的设计方法及基本步骤的基础上，介绍 MAX+plus2 的使用方 法，介绍硬件描述语言 VHDL 和 Verilog HDL，并给出若干数字系统设计问题，，期望通 过实例和练习，把数字系统设计的基本理论、基本方法和设计课题紧密结合，使读者在 MAX+plus2 的设计平台下，学会用原理电路图输入或硬件描述语言输入（VHDL 或 Verilog HDL）进行电路设计、编译（Compiler）、仿真（(Simulator)、底层编辑（Floorplan Editor） 及 PLD 器件编程校验（Programmer 或 Configure），对功能测试向量（Waveform Editor）、 逻辑综合与试配（Logic Synthesize）等涉及不多，以求提高读者利用 MAX+plus2 进行数 字系统设计的能力。 本书除第三章使用 Mentor 公司的 Modelsim 仿真器、Synplicity 公司的 Synplify 综合 器进行仿真和综合外，其余章节的仿真结果都是用 Altera 公司的 MAX+plus2 得到的。 第一章 MAX+plus2 使用练习 1．1 MAX+plus2 简介 MAX+plus2(Multiple array matrix and programmable logic user system)是一个完全集成 化、易学易用的可编程逻辑设计环境，它可以在多种平台上运行，其图形界面丰富，加上 完整的、可即时访问的在线文档，使设计人员可以轻松地掌握软件的使用。 MAX+plus2 开发系统有很多特点： 1．界面开放 MAX+plus2 是 Altera 公司的 EDA 软件，但它可以与其它工业标准的设计输入、综合 与 校验工具相连接，设计人员可以使用 Altera 或标准 EDA 工具设计输入工具来建立逻辑设 计，用 MAX+plus2 编译器（Compiler）对 Altera 器件设计进行编译，并使用 Altera 或其 它 EDA 校验工具进行器件或板级仿真。目前，MAX+plus2 支持与 Candence、Exemplarlogic、 Metor Graphics、Synopsys、Synplicity、Viewlogic 等公司所提供的 EDA 工具接口。 2．与结构无关 MAX+plus2 系统的核心 Compiler 支持 Altera 公司的 FLEX10K、FLEX8000、 FLEX6000、MAX9000、MAX7000、MAX5000 和 Classic 可遍程逻辑器件系列，提供了与 结构无关的可编程逻辑环境。MAX+plus2 的编译器还提供了强大的逻辑综合与优化功能， 使用户可以容易地把设计集成到器件中。 3．丰富的设计库 MAX+plus2 提供丰富的库单元供设计者调用，其中包括 74 系列的全部器件和其它多 种 96