第6章时序电路的分析与设计 从以上关系式不难看出:时序逻辑电路某时刻的输出Z 决定于该时刻的外部输入杪和内部状态Q";而时序逻辑电路 的下一状态Q1同样决定于和②。时序逻辑电路的工作过 程实质上就是在不同的输入条件下,内部状态不断更新的过 程。以上三个方程人们习惯写成如下形式 Z=F(X, Q) Y=G(X,Q) Q=HY, Q)第 6 章 时序电路的分析与设计 从以上关系式不难看出：时序逻辑电路某时刻的输出Z n 决定于该时刻的外部输入X n和内部状态Qn；而时序逻辑电路 的下一状态Qn+1同样决定于X n和Qn 。时序逻辑电路的工作过 程实质上就是在不同的输入条件下，内部状态不断更新的过 程。 以上三个方程人们习惯写成如下形式： ( , ) ( , ) ( , ) 1 Q H Y Q Y G X Q Z F X Q n = = = +