触发器和时序逻辑电路 229 0000>0001001000110100,0101 Q3 21 2o Z CT74LSI61 10111010<10014100040111C-D3 图216置0000法十二进制计数器状态转换图和芯片接线图 000000010010,00110100y010 0110 1111“1010410014100040111C D 图22.17置111法十二进制计数器状态转换图和芯片接线图 (4)用置任意数(例如置1000)法实现CT74LS161计数器12进制计数的状态转 换图及芯片接线图如图2218所示。 000000010010001l10001001 1010 L-d es @ g,go, 2 H l11101101410041011C-D3D2D1D 图2.18置1000法十二进制计数器状态转换图和芯片接线图 (5)用进位输出端Z置最小数法实现CT74LSl61计数器12进制计数的状态转换 图和芯片接线图如图2219所示。 010001010110011l10001o1 1010 d 23 22 21 2o l111411104110141100410llC D, DD. D 图2.19进位输出端Z置最小数法实现十二进制计数器状态转换图和芯片接线图 【例题22.11】两片CT74LS161计数器接成如图22.20的电路,试分析该电路的逻 辑功能。分别画出两芯片的状态转换图。 【解】按图2220所示电路,芯片A的连接是采用进位输出端Z置最小数的方法。 而芯片B采用LD端置最小数方法。两芯片状态转换图如图2221所示 考虑到芯片B的T、P端和芯片A的Z端连接,两芯片的C端共用一个时钟脉冲触发器和时序逻辑电路 229 0000 0001 0010 0011 0100 0101 0110 1011 1010 1001 1000 0111 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 LD = 0 1 1 ＆ 图 22.16 置 0000 法十二进制计数器状态转换图和芯片接线图 0000 0001 0010 0011 0100 0101 0110 1010 1001 1000 0111 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 0 1 LD = 1 ＆ 1111 1 图 22.17 置 1111 法十二进制计数器状态转换图和芯片接线图 （4）用置任意数（例如置 1000）法实现 CT74LS161 计数器 12 进制计数的状态转 换图及芯片接线图如图 22.18 所示。 0000 0001 0010 0011 1000 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 1 0 LD = 1 ＆ 1 1111 1001 1010 1110 1101 1100 1011 图 22.18 置 1000 法十二进制计数器状态转换图和芯片接线图 （5）用进位输出端 Z 置最小数法实现 CT74LS161 计数器 12 进制计数的状态转换 图和芯片接线图如图 22.19 所示。 1 0100 0101 0110 0111 1000 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 LD = 0 1 1 1 1111 1001 1010 1110 1101 1100 1011 图 22.19 进位输出端 Z 置最小数法实现十二进制计数器状态转换图和芯片接线图 【例题 22.11】两片 CT74LS161 计数器接成如图 22.20 的电路，试分析该电路的逻 辑功能。分别画出两芯片的状态转换图。 【解】按图 22.20 所示电路，芯片 A 的连接是采用进位输出端 Z 置最小数的方法。 而芯片 B 采用 LD 端置最小数方法。两芯片状态转换图如图 22.21 所示。 考虑到芯片 B 的 T、P 端和芯片 A 的 Z 端连接，两芯片的 C 端共用一个时钟脉冲