电工学试题精选与答题技巧 例题精选 【例题221】当基本RS触发器的R和S端加上图221所示的波形时试画出Q 端的输出波形。设初始状态为“0”和“1”两种情况 【解】根据基本RS触发器的逻辑关系和工作特点,画出的两种情况下的输出波形 如图22.1所示。 【例题2】当可控RS触发器的C、S和R端加上图222所示的波形时试画出Q 端的输出波形。设初始状态为“0”和“1”两种情况 【解】根据可控RS触发器的逻辑关系和工作特 点,画出两种情况下的输出波形如图222所示 1口, O O O 图221例题22.1的图 图222例题222的图 【例题22.3】当一个下降沿触发的主从型灭K触C 发器C、J、K端分别加上如图22.3所示波形时,试 画出Q端的输出波形。设初始状态为“0″。如果是 边沿型JK触发器,则又如何 【解】从图22.3可知,在C脉冲作用期间,J 和K端的信号发生了变化,在这样的情况下,要特 别注意主从型仄触发器的一次性翻转问题。所谓的 主从型触发器的一次性翻转问题是指在时钟脉冲o 作用期间(C=1),J、K端信号的变化对触发器的 最终状态(下降沿过后从触发器的输出)的影响。J、 K端信号的变化会引起主触发器状态的改变,但只能 改变一次 在时钟脉冲作用期间(C=1),当Q=0时,J 端的正向脉冲可以造成主触发器状态的改变,且只能 改变一次;当Q=1时,K端的正向脉冲可以造成主
222 电工学试题精选与答题技巧 一、 例题精选 【例题 22.1】当基本 RS 触发器的 RD 和 D S 端加上图 22.1 所示的波形时,试画出 Q 端的输出波形。设初始状态为“0”和“1”两种情况。 【解】根据基本 RS 触发器的逻辑关系和工作特点，画出的两种情况下的输出波形 如图 22.1 所示。 【例题 22.2】当可控 RS 触发器的 C、S 和 R 端加上图 22.2 所示的波形时,试画出 Q 端的输出波形。设初始状态为“0”和“1”两种情况。 【解】根据可控 RS 触发器的逻辑关系和工作特 点，画出两种情况下的输出波形如图 22.2 所示。 R S O O O t t t C O t O t Q Q O t RD O t O t O t Q Q SD 图 22.1 例题 22.1 的图 图 22.2 例题 22.2 的图 【例题 22.3】当一个下降沿触发的主从型 JK 触 发器 C、J、K 端分别加上如图 22.3 所示波形时，试 画出 Q 端的输出波形。设初始状态为“0”。如果是 边沿型 JK 触发器，则又如何？ K J O t C O t O t O t O t Q Q′ 【解】从图 22.3 可知，在 C 脉冲作用期间，J 和 K 端的信号发生了变化，在这样的情况下，要特 别注意主从型 JK 触发器的一次性翻转问题。所谓的 主从型 JK 触发器的一次性翻转问题是指在时钟脉冲 作用期间（C ），J、K 端信号的变化对触发器的 最终状态（下降沿过后从触发器的输出）的影响。J、 K 端信号的变化会引起主触发器状态的改变，但只能 改变一次。 = 1 在时钟脉冲作用期间（C = 1），当Q = 0 时，J 端的正向脉冲可以造成主触发器状态的改变，且只能 改变一次；当Q = 1时，K 端的正向脉冲可以造成主
触发器和时序逻辑电路 223 触发器状态的改变,且也只能改变一次 边沿型K触发器则与此不同,触发器的最终状态由C脉冲下降沿到来前一瞬间JK 的信号状态而定。所以边沿型K触发器抗干扰能力较强。而对于主从型的JK触发器, 为了避免一次性翻转的问题,最好在时钟脉冲作用期间,J、K端信号不要发生变 图中的Q端是对应于主从型JK触发器的输出信 号;图中的Q'端是对应于边沿型触发器的输出信号 (两种触发器同为下降沿翻转型) 223题213的图 O 【例题2.4】根据图24的逻辑图及相应的C、R 和D端的波形,试画出Q1和Q2的输出波形,设初始R O 2, S Rp C D 状态Q1=Q2=0。 O 图224例题224的图 【解】应注意题中的两个触发器一个是D触发器,另一个是JK触发器。D触发器 是上升沿触发,JK触发器是下降沿触发。触发器Q1和Q2的输出波形如图22.5所示 【例题2.5】有一四位右移寄存器,其输入信号波形和时钟脉冲波形如图22.6所示 试根据输入信号波形和时钟脉冲波形画出移位寄存器的各位输出端的波形图。设 移位寄存器的初始状态Q3、Q2、Q1、Q均为“0”。 【解】移位寄存器的各位输出端的波形如图2.7所示 Q 2 【例题2.6】用示波器在某计 数器的三个触发器的输出端Qo Q1、Q2观察到如图28所示的波 c pc gp c 形,试确定该计数器的模数(进 制),并列表表示其计数状态 图226例题22.5 的图
触发器和时序逻辑电路 223 触发器状态的改变，且也只能改变一次。 边沿型 JK 触发器则与此不同，触发器的最终状态由 C 脉冲下降沿到来前一瞬间 JK 端的信号状态而定。所以边沿型 JK 触发器抗干扰能力较强。而对于主从型的 JK 触发器， 为了避免一次性翻转的问题，最好在时钟脉冲作用期间，J、K 端信号不要发生变化。 图中的 Q 端是对应于主从型 JK 触发器的输出信 号；图中的 端是对应于边沿型 JK 触发器的输出信号 （两种触发器同为下降沿翻转型）。 图 22.3 题 21.3 的图 Q′ 【例题 22.4】根据图 22.4 的逻辑图及相应的 C、RD 和 D 端的波形，试画出 Q1 和 Q2 的输出波形，设初始 状态Q1 = Q2 = 0 。 O 图 22.4 例题 22.4 的图 t t t O t O O t t RD D C O O Q1 Q2 t t O Q Q C SD RD K Q J Q C D SD C D 1 SD = O RD D C Q1 Q2 1 【解】应注意题中的两个触发器一个是 D 触发器，另一个是 JK 触发器。D 触发器 是上升沿触发，JK 触发器是下降沿触发。触发器 Q1 和 Q2 的输出波形如图 22.5 所示。 【例题 22.5】有一四位右移寄存器，其输入信号波形和时钟脉冲波形如图 22.6 所示， 试根据输入信号波形和时钟脉冲波形画出移位寄存器的各位输出端的波形图。设 移位寄存器的初始状态 Q3、Q2、Q1、Q0 均为“0”。 【解】移位寄存器的各位输出端的波形如图 22.7 所示。 【例题 22.6】用示波器在某计 数器的三个触发器的输出端 Q0、 Q1、Q2 观察到如图 22.8 所示的波 形，试确定该计数器的模数（进 制），并列表表示其计数状态。 Q Q D C Q Q D C Q Q D C Q Q D C Q0 Q1 Q2 Q3 C Di O t C Di O t 图22.6 例题 22.5 的图
电工学试题精选与答题技巧 图22.5例题224的波形图 图228例题226的图 图227例题22.5的图 【解】 列出各触发器的脉冲顺序状态表如表222 表222例题22.6的脉冲顺序状态表 Q O 脉冲序列 触发器输出状态
224 电工学试题精选与答题技巧 Q0 Q1 Q2 图 22.5 例题 22.4 的波形图 图 22.7 例题 22.5 的图 【解】 列出各触发器的脉冲顺序状态表如表 22.2 所示。 表 22.2 例题 22.6 的脉冲顺序状态表 Q0 Q1 Q2 Q3 O t C Di O t O t O t O t O t 图 22.8 例题 22.6 的图 脉 冲 序 列 触 发 器 输 出 状 态 C Q2 Q1 Q0 0 0 1 0
触发器和时序逻辑电路 0 234567 0010100 0001010 0 从表中不难看出,该计数器有六种不同编码的稳定状态,故该计数器的模为6,即 该计数器为一个六进制计数器。 【例题2.7】试分析图229所示异步时序电路,画出状态转移表,说明电路的逻辑 功能。 Q R 图229例题22.7的图 【解】本题电路无输入控制变量,输出则是各级触发器状态变量的组合。触发器均 为K触发器,并在时钟信号的下降沿进行状态转移。其中Q1与Q3触发器公用一个由 外部提供的时钟信号;Q2触发器接成计数器工作方式,其时钟信号则由Q1触发器的输 出提供。画出脉冲顺序状态转移表如表22.3所示。 表223状态转移表 脉冲序列 触发器初状态 触发器次状态 3 22 2 000 200010000 0 0 从表中可以看出,该计数器是一能够自启动的五进制计数器 【例题2.8】分析图22.10所示同步计数器电路,作出状态转移表,说明该计数器 的模,并分析该计数器能否自行启动? 【解】本题Q3、Q2与Q触发器共用一个由外部提供的时钟信号,所以这是一个 同步时序逻辑电路。画出的脉冲顺序状态转移表如表224所示
触发器和时序逻辑电路 225 1 2 3 4 5 6 7 0 0 0 0 0 1 1 0 0 0 1 1 1 0 1 0 1 0 0 0 0 从表中不难看出，该计数器有六种不同编码的稳定状态，故该计数器的模为 6，即 该计数器为一个六进制计数器。 【例题 22.7】试分析图 22.9 所示异步时序电路，画出状态转移表，说明电路的逻辑 功能。 Q1 Q Q C RD J K Q Q C RD J K Q Q C RD J K ＆ C RD Q2 Q3 图 22.9 例题 22.7 的图 【解】本题电路无输入控制变量，输出则是各级触发器状态变量的组合。触发器均 为 JK 触发器，并在时钟信号的下降沿进行状态转移。其中 Q1与 Q3 触发器公用一个由 外部提供的时钟信号；Q2 触发器接成计数器工作方式，其时钟信号则由 Q1 触发器的输 出提供。画出脉冲顺序状态转移表如表 22.3 所示。 表 22.3 状态转移表 脉冲序列 触发器初状态 触发器次状态 C n n n Q3 Q2 Q1 1 1 1 2 1 3 n+ n+ n+ Q Q Q 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 从表中可以看出，该计数器是一能够自启动的五进制计数器。 【例题 22.8】分析图 22.10 所示同步计数器电路，作出状态转移表，说明该计数器 的模，并分析该计数器能否自行启动？ 【解】本题 Q3 、Q2 与 Q1 触发器共用一个由外部提供的时钟信号，所以这是一个 同步时序逻辑电路。画出的脉冲顺序状态转移表如表 22.4 所示
电工学试题精选与答题技巧 C C C k 2 图22.10例题228的图 表224状态转移表 水冲序列 触发器初状态 触发器次状态 On+I C1234567 000 00111010 1 11101 0100 从表中可以看出,该计数器是一能够自启动的5进制计数器。 【例题229】图22.11是一种序列信号发生器电路,它由一个计数器和一个四选 数据选择器构成。分析计数器的工作原理,确定其模值和状态转移关系;确定在计数器 输出控制下,数据选择器的输出序列。 D。D1D2D C K 图22.11例题229的图 【解】作出的脉冲顺序状态转移表如表225所示。 从表中可以看出,电路可以自启动,是一个六进制计数器 数据选择器选用Q2和O1作地址信号 数据选择器输入的数据为 D=D2=g3,D1=D3=Q3 由此可得输出的状态表见表226
226 电工学试题精选与答题技巧 Q1 Q Q C RD J K Q Q C RD J K Q Q C RD J K C RD Q2 Q3 图 22.10 例题 22.8 的图 表 22.4 状态转移表 脉冲序列 触发器初状态 触发器次状态 C n n n Q3 Q2 Q1 1 1 1 2 1 3 n+ n+ n+ Q Q Q 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 0 0 0 1 0 从表中可以看出，该计数器是一能够自启动的 5 进制计数器。 【例题 22.9】图 22.11 是一种序列信号发生器电路，它由一个计数器和一个四选一 数据选择器构成。分析计数器的工作原理，确定其模值和状态转移关系；确定在计数器 输出控制下，数据选择器的输出序列。 Q1 C J K C J K C J K C ＆ ＆ Q2 Q3 Y A1 A0 D0 D1 D2 D3 S 1 图 22.11 例题 22.9 的图 【解】作出的脉冲顺序状态转移表如表 22.5 所示。 从表中可以看出，电路可以自启动，是一个六进制计数器。 数据选择器选用 Q2 和 Q1 作地址信号。 数据选择器输入的数据为 n n D0 D2 Q3 D1 D3 Q3 = = , = = 由此可得输出的状态表见表 22.6
触发器和时序逻辑电路 227 表22.5状态转移表 脉冲序列 触发器初状态 触发器次状态 3g2 0 34567 010101 0 g00011010 表226输出状态表 计数器状态 Y 00000 0(y=Do=Q3) 1(Y=D1=Q3) 0(Y=D2) 1(Y=D3) 0(Y=D1) 因此,输出序列为:010110010110… 【例题22.9】试用集成中规模异步二一五-十进制计数器CT74LS290设计一输出为 对称方波的十进制计数器。 【解】本例题要求输出对称方波,即要求对称方波从某一级触发器输出,该级的状 态是连续5个0,接着又连续5个1。对于CT74LS290而言,若将它按5421BCD码连 接电路,并从Q端作为对称方波的输出端,即满足设计要求。5421BCD码的编码表见 表22.7 23 02 1 o 表2275421码编码表 CT74LS290 @o o3 o2 o 000 0 001 00 图22.12CT74LS290的接线图 00 0 C 图2.13CT74LS290各触发器输出波形图 CT74LS290的接线和各触发器输出的波形图分别见图22.12和22.1
触发器和时序逻辑电路 227 表 22.5 状态转移表 脉冲序列 触发器初状态 触发器次状态 C n n n Q3 Q2 Q1 1 1 1 2 1 3 n+ n+ n+ Q Q Q 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 0 表 22.6 输出状态表 计 数 器 状 态 输 出 Qn n n 3 Q2 Q1 Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0（Y = D0 = Q3 n ） 1（ n Y = D1 = Q3 ） 0（Y = D2 ） 1（Y = D3 ） 1（Y = D0 ） 0（Y = D1） 因此，输出序列为：010110010110……。 【例题 22.9】试用集成中规模异步二–五–十进制计数器 CT74LS290 设计一输出为 对称方波的十进制计数器。 【解】本例题要求输出对称方波，即要求对称方波从某一级触发器输出，该级的状 态是连续 5 个 0，接着又连续 5 个 1。对于 CT74LS290 而言，若将它按 5421BCD 码连 接电路，并从 Q0 端作为对称方波的输出端，即满足设计要求。5421BCD 码的编码表见 表 22.7。 Q3 Q2 Q1 Q0 C0 C1 R0(1) R0(2) S9( )1 S9(2) CT74LS290 表 22.7 5421 码编码表 Q0 Q3 Q2 Q1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 图 22.12 CT74LS290 的接线图 1 2 3 4 5 6 7 8 9 10 C1 Q1 Q2 Q3 Q0 图 22.13 CT74LS290 各触发器输出波形图 CT74LS290 的接线和各触发器输出的波形图分别见图 22.12 和 22.13
电工学试题精选与答题技巧 【例题22.10】试用集成中规模同步计数器CT74LS161采用复位法(异步清除)和置 位法(同步置数)分别实现一12进制计数器。 十六进制集成计数器CT74LS61具有异步清除和同步置数两种功能。同步置数 有四种方法,所置的数可以是0000~111中的任意代码。所以它可以接成二一十六范围 内的任意进制计数器,使用起来非常方便。CT74LS161逻辑功能表见表228。芯片的管 脚图见图22.14 表228CT74LS161逻辑功能表 输 输 输入脉冲CC1LPTD3D2DD O3 O2 1 20 × 10××D3D2D1Do Ds D2 D, Do 110×××× 保持 l1×0×x×x 10××0000 0000 注:CT74LS161还有一个Z输出端,只有当输出Q3Q2Q1C0=111时,z=1,其他输出情况下 g:‰ 图22.14CT74LS161管脚图 【解】(1)用复位法(异步清除)实现CT74LS161计数器十二进制计数的状态转 换图和芯片接线图如图22.15所示 00000001001000110100,010 01101-d392 10111010<10014100040111C D CT74LS161 a生 图2.15复位法十二进制计数器状态转换图和芯片接线图 注意应用复位法时,若模为M,则用M产生复位信号,但M这个信号保持不住 只是一个过渡状态,输出端瞬间出现一下就马上变成0000了。由于电路工作速度较快, 给我们的感觉好像从1011直接转换到0000状态 (2)用置0000法实现CT7LS161计数器12进制计数的状态转换图及芯片接线图 如图22.16所示 注意:应用这种方法时,若模为M,则由M-1产生置数信号。 (3)用置1111法实现CT74LS161计数器十二进制计数的状态转换图和芯片接线 图如图22.17所示 用置111 若模为M,M-2产生置数信号
228 电工学试题精选与答题技巧 【例题 22.10】试用集成中规模同步计数器 CT74LS161 采用复位法(异步清除)和置 位法(同步置数)分别实现一 12 进制计数器。 二–十六进制集成计数器 CT74LS161 具有异步清除和同步置数两种功能。同步置数 有四种方法，所置的数可以是 0000～1111 中的任意代码。所以它可以接成二–十六范围 内的任意进制计数器，使用起来非常方便。CT74LS161 逻辑功能表见表 22.8。芯片的管 脚图见图 22.14。 表 22.8 CT74LS161 逻辑功能表 输 入 输 出 输入脉冲 C Cr LD P T D3 D2 D1 D0 Q3 Q2 Q1 Q0 × × × 0 × × × × × × × 1 0 × × D3 D2 D1 D0 1 1 0 × × × × × 1 1 × 0 × × × × 1 1 1 1 × × × × 1 0 × × 0 0 0 0 0 0 0 0 D3 D2 D1 D0 保 持 保 持 计 数 0 0 0 0 注：CT74LS161 还有一个 Z 输出端，只有当输出 时，Z =1，其他输出情况下 Z = 0。 1111 Q3Q2Q1Q0 = CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 图 22.14 CT74LS161 管脚图 【解】（1）用复位法（异步清除）实现 CT74LS161 计数器十二进制计数的状态转 换图和芯片接线图如图 22.15 所示。 1100 0000 0001 0010 0011 0100 0101 0110 1011 1010 1001 1000 0111 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 ＆ 1 1 图 22.15 复位法十二进制计数器状态转换图和芯片接线图 注意应用复位法时，若模为 M，则用 M 产生复位信号，但 M 这个信号保持不住， 只是一个过渡状态，输出端瞬间出现一下就马上变成 0000 了。由于电路工作速度较快， 给我们的感觉好像从 1011 直接转换到 0000 状态。 （2）用置 0000 法实现 CT74LS161 计数器 12 进制计数的状态转换图及芯片接线图 如图 22.16 所示。 注意：应用这种方法时，若模为 M，则由 M −1产生置数信号。 （3）用置 1111 法实现 CT74LS161 计数器十二进制计数的状态转换图和芯片接线 图如图 22.17 所示。 用置 1111 法时，若模为 M， M − 2产生置数信号
触发器和时序逻辑电路 229 0000>0001001000110100,0101 Q3 21 2o Z CT74LSI61 10111010<10014100040111C-D3 图216置0000法十二进制计数器状态转换图和芯片接线图 000000010010,00110100y010 0110 1111“1010410014100040111C D 图22.17置111法十二进制计数器状态转换图和芯片接线图 (4)用置任意数(例如置1000)法实现CT74LS161计数器12进制计数的状态转 换图及芯片接线图如图2218所示。 000000010010001l10001001 1010 L-d es @ g,go, 2 H l11101101410041011C-D3D2D1D 图2.18置1000法十二进制计数器状态转换图和芯片接线图 (5)用进位输出端Z置最小数法实现CT74LSl61计数器12进制计数的状态转换 图和芯片接线图如图2219所示。 010001010110011l10001o1 1010 d 23 22 21 2o l111411104110141100410llC D, DD. D 图2.19进位输出端Z置最小数法实现十二进制计数器状态转换图和芯片接线图 【例题22.11】两片CT74LS161计数器接成如图22.20的电路,试分析该电路的逻 辑功能。分别画出两芯片的状态转换图。 【解】按图2220所示电路,芯片A的连接是采用进位输出端Z置最小数的方法。 而芯片B采用LD端置最小数方法。两芯片状态转换图如图2221所示 考虑到芯片B的T、P端和芯片A的Z端连接,两芯片的C端共用一个时钟脉冲
触发器和时序逻辑电路 229 0000 0001 0010 0011 0100 0101 0110 1011 1010 1001 1000 0111 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 LD = 0 1 1 ＆ 图 22.16 置 0000 法十二进制计数器状态转换图和芯片接线图 0000 0001 0010 0011 0100 0101 0110 1010 1001 1000 0111 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 0 1 LD = 1 ＆ 1111 1 图 22.17 置 1111 法十二进制计数器状态转换图和芯片接线图 （4）用置任意数（例如置 1000）法实现 CT74LS161 计数器 12 进制计数的状态转 换图及芯片接线图如图 22.18 所示。 0000 0001 0010 0011 1000 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 1 0 LD = 1 ＆ 1 1111 1001 1010 1110 1101 1100 1011 图 22.18 置 1000 法十二进制计数器状态转换图和芯片接线图 （5）用进位输出端 Z 置最小数法实现 CT74LS161 计数器 12 进制计数的状态转换 图和芯片接线图如图 22.19 所示。 1 0100 0101 0110 0111 1000 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 LD = 0 1 1 1 1111 1001 1010 1110 1101 1100 1011 图 22.19 进位输出端 Z 置最小数法实现十二进制计数器状态转换图和芯片接线图 【例题 22.11】两片 CT74LS161 计数器接成如图 22.20 的电路，试分析该电路的逻 辑功能。分别画出两芯片的状态转换图。 【解】按图 22.20 所示电路，芯片 A 的连接是采用进位输出端 Z 置最小数的方法。 而芯片 B 采用 LD 端置最小数方法。两芯片状态转换图如图 22.21 所示。 考虑到芯片 B 的 T、P 端和芯片 A 的 Z 端连接，两芯片的 C 端共用一个时钟脉冲
23 电工学试题精选与答题技巧 故两芯片采用的是级间同步连接。当芯片A的输出为1111时,Z变为高电平,这个高 电平被送到芯片B的T、P端,另一路反相后被送到芯片的LDA端,使L端为“0” 下一个时钟脉冲的上升沿到来时,芯片A被置回1010状态:芯片B的输出在当前的状 态下加1。芯片A在返回1010状态后,Z端变为低电平。芯片A在下一个脉冲到来后 继续计数。而芯片B的T、P端同为低电平,处于保持状态,直至芯片A的Z端再次为 高电平。 综上所述,每来六个脉冲芯片A状态循环一周,而芯片B的状态只改变一次。芯 片B的模也为6,这就是说芯片A状态循环六周芯片B才循环一周。故芯片B的输出Y 和时钟脉冲的分频比为1(6×6),即为1/36 23 2, T74LS161 B T74LS161 A 图2220CT74LS161计数器接线图 芯片A 10101011)1100 1010>10111100 l11l111041101 l11l11101101 图2221CT74LS161状态转换图 【例题2.12】由555定时器构成的电路如图2222所示。设输出高电平为5V,输 出低电平为0V:;D为理想二极管。 (1)试问当开关置于“2”的位置时,两个定时器构成什么电路? (2)画出当开关置于“1”的位置时,l1和l的波形图 【解】本题当开关置于“2”的位置时,两个555定时器分别构成多谐振荡器。由 于定时阻容元件中的电容值相同,而电阻值差10倍,因此两个振荡器的频率差10倍。 7841128 8 10R 0.01uF C: 001uF 图22.22例题22.12的图 当开关置于“1”的位置时,振荡器Ⅱ的工作状态受控于振荡器Ⅰ的输出lol,即第 个振荡器对第二个振荡器有控制作用。这一控制作用是通过二极管传递的。当ua1为 高电平时,二极管D截止,振荡器Ⅱ起振工作;当u为低电平时,二极管D导通,振 荡器Ⅱ停振,la2输出高电平。lo1和l2的波形图如图2223所示
230 电工学试题精选与答题技巧 故两芯片采用的是级间同步连接。当芯片 A 的输出为 1111 时，Z 变为高电平，这个高 电平被送到芯片 B 的 T、P 端，另一路反相后被送到芯片的 LD A 端，使 LD端为“0”。 下一个时钟脉冲的上升沿到来时，芯片 A 被置回 1010 状态；芯片 B 的输出在当前的状 态下加 1。芯片 A 在返回 1010 状态后，Z 端变为低电平。芯片 A 在下一个脉冲到来后 继续计数。而芯片 B 的 T、P 端同为低电平，处于保持状态，直至芯片 A 的 Z 端再次为 高电平。 综上所述，每来六个脉冲芯片 A 状态循环一周，而芯片 B 的状态只改变一次。芯 片 B 的模也为 6，这就是说芯片 A 状态循环六周芯片 B 才循环一周。故芯片 B 的输出 Y 和时钟脉冲的分频比为 1/（6×6），即为 1/36。 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 1 1 1 1 CT74LS161 C Z T P Q3 Q2 Q1 Q0 LD Cr D3 D2 D1 D0 1 1 1 1 1 Y B A 图 22.20 CT74LS161 计数器接线图 0 LD = 1111 1010 1011 1100 1110 1101 0 LD = 1111 1010 1011 1100 1110 1101 芯片B 芯片A 图 22.21 CT74LS161 状态转换图 【例题 22.12】由 555 定时器构成的电路如图 22.22 所示。设输出高电平为 5V，输 出低电平为 0V；D 为理想二极管。 （1）试问当开关置于“2”的位置时，两个定时器构成什么电路？ （2）画出当开关置于“1” 的位置时，uo1 和 uo2 的波形图。 【解】本题当开关置于“2”的位置时，两个 555 定时器分别构成多谐振荡器。由 于定时阻容元件中的电容值相同，而电阻值差 10 倍，因此两个振荡器的频率差 10 倍。 Ⅱ D o1 u o2 u 8 7 6 5 4 3 2 1 Ⅰ R1 Cf 10Rf 8 7 6 5 4 3 2 1 R1 Cf Rf 1 2 5V 10 0.01μF 0.01μF 图 22.22 例题 22.12 的图 当开关置于“1”的位置时，振荡器Ⅱ的工作状态受控于振荡器Ⅰ的输出 uo1，即第 一个振荡器对第二个振荡器有控制作用。这一控制作用是通过二极管传递的。当 uo1 为 高电平时，二极管 D 截止，振荡器Ⅱ起振工作；当 uo1 为低电平时，二极管 D 导通，振 荡器Ⅱ停振，uo2 输出高电平。uo1 和 uo2 的波形图如图 22.23 所示
触发器和时序逻辑电路 图2223555定时器的输出波形图 二、习题精选 【习题2.,1】试按图2225所示的输入波形,分别画出阻塞-维持型D触发器、主 从型JK触发器和下降沿触发器Q端的电压波形。设各触发器的初始态为“1 几nc几 图22.25习题22.1的图 【习题2.2】各种触发器组成的电路如图2226所示。已知输入波形如图227所 示,试画出各触发器的输出波形。设各触发器的初始态为”0 HHk R,O KRe 阻塞-维持型 主从型 边沿型 图2226习题22.2的图 图22.27习题222的波形图 【习题22.3】由D触发器组成的电路如图2228(a)所示,输入波形见图2228(b)。 D R -「acn D (a) 图2228习题223的图
触发器和时序逻辑电路 231 uo1 u o2 图 22.23 555 定时器的输出波形图 二、 习题精选 【习题 22.1】 试按图 22.25 所示的输入波形，分别画出阻塞–维持型 D 触发器、主 从型 JK 触发器和下降沿 JK 触发器 Q 端的电压波形。设各触发器的初始态为“1”。 D C C K J （a） （b） 图 22.25 习题 22.1 的图 【习题 22.2】各种触发器组成的电路如图 22.26 所示。已知输入波形如图 22.27 所 示，试画出各触发器的输出波形。设各触发器的初始态为”0”。 Q Q C D Q R QD ＆ K J C1 C1 B = 1 1 A Q Q C RD A K = 1 J = 1 1 C1 B A 阻塞 −维持型 主从型 边沿型 Q1 Q2 Q3 （a） （b） （c） 图 22.26 习题 22.2 的图 C1 C B A 图 22.27 习题 22.2 的波形图 【习题 22.3】由 D 触发器组成的电路如图 22.28（a）所示，输入波形见图 22.28（b）。 Q Q C D Q Q RD D D C C1 D C1 Q1 Q2 (a) （b） 图 22.28 习题 22.3 的图