三、实验原理 1.74LS192逻辑功能回顾： 74LS192是双时钟方式的十进制可逆计数器。 ◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆LD为预置输入控制端，低电平有效，异步预置。 ◆CR为复位输入端，高电平有效，异步清除。 ◆C0为进位输出：1001状态后负脉冲输出， ◆BO为借位输出：0000状态后负脉冲输出。 VDD DoCRBO COLD D2 D3 CC40192(74LS192) D1 Q1 Qo CPDCPu Q2 Q3 Vss三、实验原理 1.74LS192逻辑功能回顾： 74LS192是双时钟方式的十进制可逆计数器。 ◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆ LD为预置输入控制端，低电平有效，异步预置。 ◆ CR为复位输入端，高电平有效，异步清除。 ◆ CO为进位输出：1001状态后负脉冲输出， ◆ BO为借位输出：0000状态后负脉冲输出